[发明专利]液晶显示器的阵列基板在审
申请号: | 201310407236.2 | 申请日: | 2013-09-10 |
公开(公告)号: | CN104423110A | 公开(公告)日: | 2015-03-18 |
发明(设计)人: | 蔡五柳;高逸群;林欣桦;施博理;李志隆 | 申请(专利权)人: | 业鑫科技顾问股份有限公司;新光电科技有限公司 |
主分类号: | G02F1/1362 | 分类号: | G02F1/1362;G02F1/1343;H01L27/02 |
代理公司: | 深圳市鼎言知识产权代理有限公司 44311 | 代理人: | 徐丽昕 |
地址: | 中国台湾新竹县*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 液晶显示器 阵列 | ||
技术领域
本发明涉及一种液晶显示器,尤其涉及一种液晶显示器的阵列基板。
背景技术
目前,显示器市场上的边缘电场(Fringe Field Switching,FFS) 型液晶显示器广受欢迎。该边缘场电场型液晶显示器是在阵列基板上形成像素电极与公共电极,对该像素电极与该公共电极之间施加电压,使之产生边缘电场以在与该阵列基板基本平行的面内驱动液晶分子。这种液晶显示器具有广视角、低色偏及高开口率的特性。
近年来,市场对显示器的分辨率的要求越来越高。为了提高分辨率,需提高液晶显示器阵列基板的像素密度。然而,像素密度越大,存储电容值则越小,存储电容的不足将引起液晶显示器的质量下降,例如在显示画面中产生闪烁(flicker)或串扰(cross-talk)等不良现象。
现有技术中阵列基板的存储电容由公共电极、像素电极及夹设于两者之间的绝缘层构成,其电容按如下公式计算:
CST=εA/d
上述公式中,CST表示存储电容值,ε表示绝缘层的介电常数,A表示像素电极与公共电极的有效面积,d表示绝缘层的厚度。因此,该存储电容的电容值CST与有效面积A成正比,与厚度d成反比。为了实现高分辨率,先前技术的做法是减薄绝缘层的厚度,然而,由于制程控能力有限,并不能过度减薄绝缘层的厚度。
发明内容
鉴于以上内容,有必要提供一种液晶显示器阵列基板,其可以在提高阵列基板分辨率的情况下,增大存储电容值。
本发明提供一种液晶显示器的阵列基板,包括一存储电容,该存储电容包括一第一公共电极、一设置在该第一公共电极上的第一保护层与一设置在第一保护层上的像素电极,其中该存储电容还包括一设置在像素电极上的第二保护层与一设置在第二保护层上的第二公共电极,该第二公共电极具有多数个狭缝,且与第一公共电极电连接。
相较于现有技术,根据本发明提供的阵列基板以增加单位面积存储电容的方式,增加了阵列基板设计的灵活度与制程边界(process window),尤其可适用于高分辨率的液晶显示器。对于液晶显示器而言,即使为了提高分辨率而增大像素密度,也不会因存储电容不足而影响显示质量。
附图说明
图1为本发明提供的第一实施方式的液晶显示器阵列基板的俯视图。
图2为图1中所示的阵列基板沿线Ⅱ-Ⅱ的剖示图。
图3为图1中所示的部分阵列基板中三层电极结构的示意图。
图4为图1中所示的阵列基板公共电极接垫区的剖示图。
图5为图1中所示的阵列基板沿线Ⅳ-Ⅳ的剖示图。
图6为本发明提供的第二实施方式中阵列基板的俯视图。
图7为图6中所示的部分阵列基板中三层电极结构的示意图。
图8为本发明提供的第三实施方式中阵列基板的俯视图。
图9为本发明提供的第四实施方式中阵列基板的俯视图。
主要元件符号说明
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于业鑫科技顾问股份有限公司;新光电科技有限公司,未经业鑫科技顾问股份有限公司;新光电科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310407236.2/2.html,转载请声明来源钻瓜专利网。