[发明专利]一种配电控制器

权利要求书

1.一种配电控制器，适用于卫星的配电控制、蓄电池均衡管理、模拟量采集，其特征在于，包括：

一串行指令接收电路(1)；

一串行指令解码电路(2)；

一遥控驱动电路(3)；

一模拟量选通采集电路(4)；

所述串行指令接收电路(1)，所述串行指令接收电路(1)包括差分总线接收器和差分总线驱动器，所述差分总线接收器的INA+端和INA-端并联有平衡电阻，接收经RS422总线传输的差分信号；差分总线接收器的OUTA端与所述串行指令解码电路(2)电性相连，输出第一信号；

所述差分总线驱动器的INA端与串行指令解码电路(2)电性相连，接收第二信号；所述差分总线驱动器的A/BCNTL端与串行指令解码电路(2)电性连接，接收第三信号；所述差分总线驱动器的OUTA端输出外部设备的串行差分信号；

所述串行指令接收电路(1)输出的所述第一信号经串行指令解码电路(2)解码后输出供电通断信号、单体均衡控制信号或模拟量选通采集信号；

所述遥控驱动电路(3)接收串行指令解码电路(2)输出的供电通断信号，所述供电通断信号经驱动放大后输出OC指令，控制供电开关的闭合和断开；

所述遥控驱动电路(3)接收串行指令解码电路(2)输出的单体均衡控制信号，所述单体均衡控制信号经驱动放大后输出电平指令，控制蓄电池组单体均衡控制电路的闭合和断开；

所述模拟量选通采集电路(4)接收串行指令解码电路(2)输出的模拟量选通采集信号，选通多路选择器相应的模拟量采集通道，所述模拟量经放大后进行A/D转换，向串行指令解码电路(2)输出第四信号。

2.根据权利要求1所述配电控制器，其特征在于，所述串行指令解码电路包含FPGA(D4)、FPGA配置电路(6)、RAM存储器(D8)和晶振电路(5)，所述RAM存储器(D8)的地址输入端(A0～A15)与FPGA(D4)的第一组I/O端(43-58)电性相连；所述RAM存储器(D8)的数据输入/输出端(I/O0～I/O15)与FPGA(D4)的第二组I/O端(19-34)电性相连；所述RAM存储器(D8)的数据输入/输出端(I/O0～I/O15)与模拟量选通采集电路电性相连，接收模拟量选通采集电路的第四信号；所述RAM存储器(D8)的使能端与FPGA(D4)的第三组I/O端(65、66、67、68、70)电性相连；所述FPGA配置电路(6)与FPGA(D4)电性连接；所述晶振电路(5)通过第一限流电阻(R66)和第二限流电阻(R67)与FPGA(D4)电性连接，第一限流电阻(R66)和第二限流电阻(R67)并联。

3.根据权利要求2所述配电控制器，所述晶振电路(5)的晶振G1的Vcc端同时连接第一上拉电阻(R64)和第二上拉电阻(R65)的一端，第一上拉电阻(R64)和第二上拉电阻(R65)的另一端连接至+5V电源；第一滤波电容(C15)与晶振(G1)的GND端短接在一起，然后接地DGND，第二滤波电容(C16)的一端与第一滤波电容(C15)串联，第二滤波电容(C16)的另一段连接到晶振G1的Vcc端；所述晶振电路的晶振(G1)的CLK端同时与第一限流电阻(R66)、第二限流电阻(R67)连接，所述第一限流电阻(R66)和所述第二限流电阻(R67)与FPGA的CLK端电性连接，晶振为FPGA提供工作时钟频率。

4.根据权利要求2所述配电控制器，所述FPGA配置电路(6)配置芯片(D3)的VCCSEL和VPPSEL端连接至DGND，第三滤波电容(C19)的一端连接至DGND，另一端与第四滤波电容(C20)串联；所述配置芯片(D3)的VPP端和VCC端通过第三上拉电阻(R69)和第四上拉电阻(R70)连接至+5V电源，第三上拉电阻(R69)和第四上拉电阻(R70)并联；VPP端与第四滤波电容(C20)连接，VPP端通过第三限流电阻(R62)与配置芯片(D3)的OE端连接，VPP端通过第四限流电阻(R61)与配置芯片(D3)的nCS端连接，VPP端通过第五限流电阻(R59)与配置芯片(D3)的nINIT-CONF端连接，配置芯片(D3)的OE端、nCS端、nINIT-CONF端、DATA端和DCLK分别与FPGA电性相连。

5.根据权利要求1所述配电控制器，其特征在于，所述遥控驱动电路包括OC指令输出驱动电路和电平指令输出驱动电路；其中，OC指令输出驱动电路和电平指令输出驱动电路结构完全相同；

所述遥控驱动电路第一隔离二极管(V7)的阴极与FPGA(D4)的I/O端电性相连，接收供电通断信号，第一电阻(R94)，第二电阻(R95)分别与所述第一隔离二极管(V7)的阳极电性相连，所述第一电阻(R94)与第一三极管(V10)的基极连接，第二电阻(R95)与第二三极管(V11)的基极连接，第一三极管(V10)的集电极与第二三极管(V11)的集电极连接，输出OC指令，控制供电开关的闭合与断开；

所述遥控驱动电路第二隔离二极管的阴极与FPGA(D4)的I/O端电性相连，接收单体均衡控制信号，第三电阻，第四电阻分别与所述第二隔离二极管的阳极电性相连，所述第三电阻与第三三极管的基极连接，第四电阻与第四三极管的基极连接，第三三极管的集电极与第四三极管的集电极连接，输出电平指令，控制蓄电池组单体均衡控制电路的闭合和断开。