[发明专利]限制电路和用于限制半导体晶体管上的电压的方法

权利要求书

1.一种用于至少一个半导体晶体管（15）的限制电路（1），具有：

限制路径（2），所述限制路径耦合在所述半导体晶体管（15）的第一功率端子（25）和第二功率端子（26）之间，并且具有限制晶体管（5），其中所述限制路径（2）在所述限制晶体管（5）和所述半导体晶体管（15）的所述第二功率端子（26）之间的节点（6）与所述半导体晶体管（15）的控制端子（27）耦合，和

电压源（7），所述电压源与所述限制晶体管（5）的控制端子（9）耦合，并且所述电压源被设计用于，给所述限制晶体管（5）的所述控制端子（9）加载控制电压，所述控制电压相应于用于所述半导体晶体管（15）的所述第一功率端子（25）和所述第二功率端子（26）之间的电压的极限电压，在所述限制晶体管（5）的功率端子处对所述极限电压的超出对所述限制晶体管（5）加偏压。

2.根据权利要求1所述的限制电路（1），其中所述半导体晶体管（15）是IGBT，所述第一功率端子（25）是IGBT的集电极端子并且所述第二功率端子（26）是所述IGBT的发射极端子。

3.根据权利要求1所述的限制电路（1），其中所述半导体晶体管（15）是MOSFET，所述第一功率端子（25）是所述MOSFET的漏极端子并且所述第二功率端子（26）是所述MOSFET的源极端子。

4.根据权利要求1至3中任一项所述的限制电路（1），其中所述电压源（7）包括升压转换器，所述升压转换器被设计用于，将所述升压转换器的输入端子（19）处的供应电压增加到用于所述限制晶体管（5）的控制电压上。

5.根据权利要求4所述的限制电路（1），此外具有：回流路径（75），所述回流路径耦合在所述限制晶体管（5）的所述控制端子（9）和所述半导体晶体管（15）的所述第二功率端子（26）之间，并且所述回流路径被设计用于，以可预给定的梯度降低所述控制电压。

6.根据权利要求1至3中任一项所述的限制电路（1），其中所述限制晶体管（5）是MOSFET、IGBT、JFET或BJT。

7.一种用于限制半导体晶体管（15）上的电压的方法（20），具有以下步骤：

给限制晶体管（5）的控制端子（9）施加（22）控制电压，所述控制电压相应于用于所述半导体晶体管（15）的第一功率端子（25）和第二功率端子（26）之间的电压的极限电压，在所述限制晶体管（5）的功率端子处对所述极限电压的超出对所述限制晶体管（5）加偏压；以及

通过加偏压的限制晶体管（5）使所述半导体晶体管（15）的控制端子（27）与所述半导体晶体管（15）的所述第一功率端子（25）耦合（23）。

8.根据权利要求7所述的方法（20），其中所述半导体晶体管（15）是IGBT，所述第一功率端子（25）是所述IGBT的集电极端子并且所述第二功率端子（26）是所述IGBT的发射极端子。

9.根据权利要求7所述的方法（20），其中所述半导体晶体管（15）是MOSFET，所述第一功率端子（25）是所述MOSFET的漏极端子并且所述第二功率端子（26）是所述MOSFET的源极端子。

10.根据权利要求7至9中任一项所述的方法（20），其中所述限制晶体管（5）是MOSFET、IGBT、JFET或BJT。

11.一种电路装置（10），具有：

多个半导体晶体管（15）；和

根据权利要求1至6中任一项所述的限制电路（1），所述限制电路的限制路径（2）的节点（6）与所述多个半导体晶体管（15）的控制端子（27）中的每一个耦合。