[发明专利]一种可自擦除的FPGA配置模块的实现方法

说明书

技术领域

本发明涉及一种可自擦除的FPGA配置模块的实现方法，属于电子产品技术领域。

背景技术

对存储在PROM上的FPGA配置信息进行擦除的现有方法有软件擦除方法以及物理破坏方法。

软件擦除方法是利用FPGA和PROM设计厂商提供的软件进行擦除的方法，以Xilinx的产品为例，该厂商提供的IMPACT软件可以完成对配置信息的擦除操作，但是这种方法必须依靠计算机和相应的软件来完成，数字系统无法自己完成，因此有一定的局限性。

物理破坏的方法通常采用电烧毁的方法，使FPGA和PROM无法工作。但是，经过实验证明，电烧毁只破坏PROM的供电模块，不会影响其存储单元，通过一定的技术手段仍然可以读取其中存储的配置信息，无法起到保护的作用。

发明内容

本发明的目的在于克服现有技术的上述不足，提供一种可自擦除的FPGA配置模块的实现方法，该方法能够完成FPGA配置模块的自擦除工作，能够将PROM上的配置信息完全擦除，同时避免发生误擦除操作，保证数字系统的正常工作。

本发明的上述目的主要是通过如下技术方案予以实现的：

一种可自擦除的FPGA配置模块的实现方法，FPGA配置模块包括FPGA、CPLD、JTAG和PROM，具体实现方法如下：

步骤（一）、外部计算机对FPGA配置模块进行初始化，即将FPGA配置信息通过JTAG下载到PROM中，将CPLD配置信息通过JTAG下载到CPLD中；

步骤（二）、FPGA从PROM中读取FPGA配置信息完成加载过程；CPLD根据CPLD配置信息完成加载过程，并从加载过程完成时刻开始计时，在预先设定的计时时刻产生自擦除开始指令，输出给FPGA;

步骤（三）、当FPGA接收到CPLD发出的自擦除开始指令后，产生自擦除相关信号输出到CPLD，CPLD将接收到的自擦除相关信号通过JTAG输出至PROM，PROM根据自擦除相关信号对存储区域进行完全擦除；

步骤（四）、CPLD通过JTAG读取PROM中的存储信息，验证PROM中存储区域是否完全擦除，若完全擦除则结束。

在上述可自擦除的FPGA配置模块的实现方法中，步骤（二）中FPGA产生的自擦除相关信号包括模式选择信号TMS、数据输入信号TDI、时钟信号TCK和数据输出信号TDO。

在上述可自擦除的FPGA配置模块的实现方法中，步骤（三）中CPLD将接收到的自擦除相关信号通过JTAG输出至PROM，JTAG向PROM的信号传输过程包括复位、ISP使能、写擦除三个过程，具体方法如下：

复位过程包括如下步骤：

模式选择信号TMS保持时钟信号TCK的至少五个时钟周期的高电平，使JTAG中的TAP状态机进入复位状态；

ISP使能过程包括如下步骤：

（1）、通过模式选择信号TMS和时钟信号TCK使JTAG中的TAP状态机进入捕获指令状态，然后将ISP指令通过数据输入信号TDI输出给PROM，并通过数据输出信号TDO监视返回到JTAG中的数据；

（2）、通过模式选择信号TMS和时钟信号TCK使JTAG中的TAP状态机返回至空闲状态；

写擦除过程包括如下步骤：

（1）、通过模式选择信号TMS和时钟信号TCK使JTAG中的TAP状态机再次进入捕获指令状态，然后将写擦除指令通过数据输入信号TDI输出给PROM，并通过数据输出信号TDO监视返回到JTAG中的数据；

（2）、通过模式选择信号TMS和时钟信号TCK使JTAG中的TAP状态机返回至空闲状态。

在上述可自擦除的FPGA配置模块的实现方法中，步骤（四）中验证PROM中存储区域是否完全擦除的方法为：

（1）、通过模式选择信号TMS和时钟信号TCK使JTAG中的TAP状态机进入捕获指令状态，然后将验证是否为空指令通过数据输入信号TDI输出给PROM，并通过数据输出信号TDO将PROM返回的信息经JTAG传输至CPLD；

（2）、通过模式选择信号TMS和时钟信号TCK使JTAG中的TAP状态机返回至空闲状态；

（3）、CPLD通过数据输出信号TDO返回的数据对PROM的擦除情况进行判断，若PROM中存储区域完全擦除则结束，若未完全擦除则再次产生自擦除开始指令并返回步骤（三）。

本发明与现有技术相比具有如下优点：