[发明专利]一种高压器件及其制造方法

说明书

技术领域

本发明涉及半导体技术，具体的说是涉及一种高压器件及其制造方法。

背景技术

高压器件是高压功率集成电路发展必不可少的部分，高压功率器件要求具有高的击穿电压，低的导通电阻和低的开关损耗。在功率LDMOS（Latral Double-diffused MOSFET）器件设计中，比导通电阻和击穿电压存在矛盾关系，随着击穿电压的提高，器件的比导通电阻急剧上升，从而限制了高压LDMOS器件在高压功率集成电路中的应用，尤其是在要求低导通损耗和小芯片面积的电路中。为了克服高导通电阻的问题，J.A.APPLES等人提出了RESURF（Reduced SURface Field）降低表面场技术，被广泛应用于高压器件的设计中，其中，triple RESURF是迄今为止，用于实际AC/DC等产品中的近乎最优良的结构，在此基础上进一步改善高压器件的比导通电阻与耐压是业界的需求，同时triple RESURF结构的源端电场过高，影响器件可靠性。

发明内容

本发明所要解决的技术问题，就是针对上述问题，提出一种新型高压器件及其制备方法。

本发明解决上述技术问题所采用的技术方案是：一种高压器件，其元胞结构包括第一种导电类型半导体衬底1、第二种导电类型半导体漂移区21、第二种导电类型半导体源区22、第二种导电类型半导体漏区23、第一种导电类型半导体体区31、第一种导电类型半导体体接触区32、第一种导电类型半导体体区埋层33、第一种导电类型半导体降场层34、栅氧化层41、场氧化层42、金属前介质43、多晶硅栅电极51、源极金属52和漏极金属53，所述第二种导电类型半导体漂移区21、第一种导电类型半导体体区31和第一种导电类型半导体体区埋层33设置在第一种导电类型半导体衬底1中，所述第一种导电类型半导体体区埋层33设置在第一种导电类型半导体体区31的下表面，所述第一种导电类型半导体降场层34和第二种导电类型半导体漏区23设置在第二种导电类型半导体漂移区21中，所述第二种导电类型半导体源区22和第一种导电类型半导体体接触区32设置在第一种导电类型半导体体区31中并相互独立，所述场氧化层42设置在第二种导电类型半导体漂移区21的上表面，所述栅氧化层41设置在部分第二种导电类型半导体源区22的上表面、第一种导电类型半导体体区31的上表面和第二种导电类型半导体漂移区21的上表面并与场氧化层42连接，所述多晶硅栅电极51设置在栅氧化层41的上表面和部分场氧化层42的上表面，所述源极金属52设置在第一种导电类型半导体体接触区32的上表面、部分第二种导电类型半导体源区22的上表面，所述漏极金属53设置在部分第二种导电类型半导体漏区23的上表面，所述金属前介质43填充在源极金属52和漏极金属53之间，源极金属52和漏极金属53在金属前介质43上表面延伸形成场板，其特征在于，还包括第二种导电类型半导体重掺杂层，所述第二种导电类型半导体重掺杂层由分为多段的第二种导电类型半导体区域构成并设置在第一种导电类型半导体降场层34和场氧化层42之间。

其中，第二种导电类型半导体重掺杂层分为6₁～6_i多段，多个第二种导电类型半导体重掺杂层6₁～6_i的分段区域大小可以相同或不同，区域间距随着向第二种导电类型半导体漏区23靠近而逐渐减小，分段区域的间距可以相同或不相同，区域大小随着向第二种导电类型半导体漏区23靠近而逐渐增大。

具体的，还包括第二种导电类型半导体埋层24，所述第二种导电类型半导体埋层24设置在第二种导电类型半导体漂移区21中并位于第一种导电类型半导体降场层34的下表面。

本方案的优点在于为器件提供另一条低阻的导电通道。

具体的，所述第一种导电类型半导体体区31和第一种导电类型半导体体区埋层33设置在第二种导电类型半导体漂移区21中。

具体的，所述第二种导电类型半导体漂移区21设置在第一种导电类型半导体衬底1的上表面。

具体的，还包括SOI衬底2，所述SOI衬底2设置在第一种导电类型半导体衬底1和第二种导电类型半导体漂移区21之间并分别与第一种导电类型半导体衬底1和第二种导电类型半导体漂移区21连接。

一种高压器件的制造方法，其特征在于，包括以下步骤：