[发明专利]测量小电容失配特性的测试结构和方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种准确测量小电容失配特性的测试结构和测量方法。

背景技术

随着半导体工艺技术的不断发展，金属连线的寄生电容对集成电路性能的影响越来越举足轻重，因此，如何准确表征金属连线的寄生电容受到越来越多的关注和研究。常见的电容测试仪器一般可准确测量到pF量级(10^-12F)，而单位面积的金属连线电容通常很小，因此人们通常需要设计很大面积的测试结构才可准确测量金属连线的电容。近年来，人们提出了一种CBCM技术(Charge-based Capacitance Measurement)，可用于小电容（pF及pF以下量级电容）的准确测量和表征，从而大大节省了金属电容测试结构的面积(J.C.Chen,etc.,“An on-chip,attofarad interconnect charge-based capacitance measurement(CBCM)technique,”in Proc.IEDM1996,pp.3.4.1–3.4.4)。图1a及图1b所示为典型的CBCM技术的测试原理图。如图1a所示，传统的CBCM测试结构主要由两组NMOS/PMOS构成两个类反相器（pseudo-inverter）的结构，每一个类反相器都有一个独立的栅极输入。图中左边的NMOS/PMOS构成的类反相器连接电容校准结构，而右边的NMOS/PMOS构成的类反相器连接接地的待测电容结构（图1a中为两条金属互连线Metal1及Metal2的互连线电容）。左右两边的电流I’及I分别通过两个电流计进行测量，而NMOS管和PMOS管的输入信号则分别由两个非交叠的时钟信号V1和V2进行控制，时钟信号V1和V2的频率相同，但信号周期中的占空比不同，即V1的低电平持续时间完全包含V2的低电平持续时间，而V2的高电平持续时间完全包含V1的高电平持续时间，如图1b所示。之所以要求V1和V2为非交叠的时钟信号，这是为了保证在测量电容大小的任一时刻，NMOS/PMOS管中只有一个器件可以导通，当PMOS管导通NMOS管截止时，右边测试结构中的待测电容结构被充电；随后当NMOS管导通PMOS管截止时，这些电荷被释放到接地端，于是在任何一个信号周期T内，PMOS管和NMOS管可分别实现对待测电容结构的充放电，其电荷变化所引起的电流则可通过电流计测得，从而待测电容C_DUT可通过如下公式进行计算，其中f为时钟信号V1和V2的信号频率。

I-I′=I_net=C_DUT·Vdd·f

小电容的失配特性(mismatch)对于集成电路性能的影响现在也是至关重要。目前对于小电容失配特性的表征主要还是通过设计一对面积很大的电容测试结构进行测量，其主要原因仍然是受限于测试仪器的精度。这种测试结构的主要问题一方面是需要占用非常大的测试芯片的面积，增加了设计和研发成本，另一方面则是由于单个电容的测试结构占用了相当大的面积，这使得所表征的mismatch性能已经不能完全反映电容的局部涨落特性。上述的CBCM技术虽然可以进行小电容的准确测量和表征，但仍无法测量小电容的失配特性。

发明内容

本发明的主要目的在于克服现有技术的缺陷，在传统CBCM技术的基础上通过改进测试结构和控制信号提出了一种用于测量小电容失配特性的结构和方法，能够准确测量和表征小电容失配特性，从而在节省成本的同时又保证了所表征的失配特性的合理性。

为达成上述目的，本发明提供一种小电容失配特性的测试结构，用于测量尺寸完全相同的第一小电容和第二小电容的失配特性，所述测试结构包括：

两个完全对称设置的第一类反相器和第二类反相器，所述第一类反相器包括相互连接的第一PMOS管和第一NMOS管，所述第二类反相器包括相互连接的第二PMOS管和第二NMOS管；所述第一PMOS管和第二PMOS管的源极共同连接至电源信号端；所述第一NMOS管和第二NMOS管的源极共同连接至接地信号端；所述第一PMOS管和第一NMOS管的漏极相连并作为所述第一类反相器的信号输出端连接至所述第一小电容的一端，所述第二PMOS管和第二NMOS管的漏极相连并作为所述第二类反相器的信号输出端连接至所述第二小电容的一端；所述第一类反相器的信号输出端与所述接地信号端之间具有第一寄生电容，所述第二类反相器的信号输出端与所述接地信号端之间具有第二寄生电容；