[发明专利]半导体封装及其制造方法

权利要求书

1.一种半导体封装，其特征在于，包括：

一基板，包括:

一介电膜，该介电膜具有一介电开口；以及

一电路图案，位于该介电膜上，该电路图案具有一上表面及一下表面，部分的该上表面是形成对外电性连接的一第一接垫，部分的该下表面自该介电开口露出以形成对外电性连接的一第二接垫，其中该第二接垫是自该介电膜凹陷及该下表面以形成的一接垫凹口，且该接垫凹口具有小于该下表面的一底垫表面；

一芯片，电性连接至该第一接垫；以及

一封装体，包覆该芯片。

2.如权利要求1所述的半导体封装，其特征在于，该电路图案的该接垫凹口具有邻接该底垫表面的一侧垫表面。

3.如权利要求1所述的半导体封装，其特征在于，该介电膜是不含玻璃纤维布材料。

4.如权利要求3所述的半导体封装，其特征在于，该介电膜为一感光型防焊层。

5.如权利要求1所述的半导体封装，其特征在于，该介电膜及该电路图案的总厚度范围为30～75微米之间。

6.如权利要求1所述的半导体封装，其特征在于，该基板更包括一介电层，填充该电路图案的一图案开口。

7.如权利要求1所述的半导体封装，其特征在于，该电路图案的上表面对应该接垫凹口的部分为一凹陷的表面。

8.如权利要求1所述的半导体封装，其特征在于，该电路图案的上表面对应该接垫凹口的部分为一平坦的表面。

9.一种半导体封装的制造方法，其特征在于，包括：

提供一基板，包括:

一载板；

一支撑层，配置在该载板上；

一介电膜，该介电膜具有一介电开口，并配置在该支撑层上；以及

一电路图案，位于该介电膜上；

电性连接一芯片至该电路图案；

以一封装体包覆该芯片；

移除该载板；

移除该支撑层；以及

从该电路图案的一下表面移除部分的该电路图案，以形成一接垫凹口，其中该接垫凹口具有小于该下表面的一底垫表面。

10.如权利要求9所述的半导体封装的制造方法，其特征在于，移除该支撑层的步骤与移除该部分的该电路图案的步骤是利用一蚀刻步骤连续进行。

11.如权利要求9所述的半导体封装的制造方法，其特征在于，更包括：

在配置该电路图案于该介电膜上的步骤之前，配置一材料层填充该介电膜的该介电开口；

在移除该支撑层的步骤之后，且移除该部分的该电路图案的步骤之前，移除该材料层。

12.如权利要求11所述的半导体封装的制造方法，其特征在于，移除该支撑层的步骤、移除该材料层的步骤、与移除该部分的该电路图案的步骤是利用一蚀刻步骤连续进行。

13.如权利要求9所述的半导体封装的制造方法，其特征在于，该介电膜是不含玻璃纤维布材料。

14.如权利要求13所述的半导体封装的制造方法，其特征在于，该介电膜为一感光型防焊层。

15.如权利要求9所述的半导体封装的制造方法，其特征在于，该介电膜及该电路图案的总厚度范围为30～75微米之间。