[发明专利]芯片自测方法及系统

说明书

技术领域

本发明涉及嵌入式和SOC技术领域，特别涉及一种芯片自测方法及系统。

背景技术

目前，在嵌入式以及SOC（System On Chip，片上系统）领域中，在设计和验证阶段，一般通过加载外部信号激励或下载测试软件驱动到SOC内部的方法，测试和检验SOC内部触发器和功能实现的正确性、时序的符合性以及系统的完整性。

具体而言，在前端设计验证阶段，不使用调试接口功能，而将编译好的测试驱动文件通过EDA设计仿真工具加载到SOC代码存储模型体中，然后对设计加载模拟外部信号测试激励，通过仿真工具运行测试驱动文件，观察测试结果，以达到测试和验证该设计的目的。在工程验证测试阶段，通过调试接口将测试驱动下载到SOC内部代码存储体中，然后对SOC加载真实外部信号激励，运行SOC系统来进行测试验证。

然而，在SOC设计验证阶段中，通过目前的测试方法，在前端过程中无法全面检测SOC系统的功能性，无法验证到整个调试测试流程，只能验证到SOC基本应用性功能。其次，验证外部测试调试过程中，有时需要在设计前端阶段增加FPGA（Field Programmable Gate Array，现场可编程门阵列）板级验证和外部调试组件，从而增加了高额的成本。同时，目前的测试方法，在检测SOC全地址空间读写功能时，缺乏灵活性，软件需要不断修改-编译-加载，同时不同寄存器测试情况较多，在时间和资源上利用率不高。

另外，外部信号测试调试功能在真正SOC产品设计产出后应用极为广泛，在扫描测试、固化代码、调试升级和系统检测等众多方面均被使用。在低成本要求的设计开发过程中，并无FPGA板级验证过程，直到设计实现后，使用真实的晶圆片或样片去测试该类功能，大大增加了风险性。一旦该功能实现出现问题，产品设计将返回前端阶段，极大地浪费了测试时间和测试资源，延误产品周期，甚至可能失去市场机遇。

发明内容

本发明旨在至少解决上述技术问题之一。

为此，本发明的一个目的在于提出一种芯片自测方法，该方法能够快速有效地对SOC全局地址空间验证，且操作简单、易实现，该方法还具有较高的可移植性和贯通性，另外，该方法实现过程中能够节省资源，降低测试成本。

本发明的另一个目的在于提供一种芯片自测系统。

为了实现上述目的，本发明第一方面的实施例提出了一种芯片自测方法，所述方法通过自测系统进行执行，所述方法包括以下步骤：自测系统分别生成串行调试命令时序宏定义集和测试控制方案宏定义集；所述自测系统获取芯片的前端逻辑信息；所述自测系统根据所述前端逻辑信息、所述时序宏定义集和测试控制方案宏定义集生成测试向量文件；以及所述自测系统通过测试机将所述测试向量文件写入至待测芯片，并接收所述测试机反馈的测试结果。

根据本发明实施例的芯片自测方法，可在片上系统设计前端实现对串行调试流程的测试，在根本上确保了SOC（片上系统）调试测试功能的正确性；另外，该方法无需增加外部组件，从而降低了测试成本；该方法能够快速有效的针对SOC全局地址空间验证，操作简单且易实现；同时，该方法能够贯穿应用到整个SOC设计开发到生产测试阶段，因此其贯通性较高。

本发明第二方面的实施例还提供了一种芯片自测系统，其特征在于，包括：自测模块，所述自测模块分别生成串行调试命令时序宏定义集和测试控制方案宏定义集；获取模块，所述获取模块用于获取芯片的前端逻辑信息；测试向量生成模块，所述测试向量生成模块用于根据所述前端逻辑信息、所述时序宏定义集和测试控制方案宏定义集生成测试向量文件；以及写入模块，所述写入模块用于通过测试机将所述测试向量文件写入至待测芯片，并接收所述测试机反馈的测试结果。

根据本发明实施例的芯片自测系统，可在片上系统设计前端实现对串行调试流程的测试，在根本上确保了SOC（片上系统）调试测试功能的正确性；另外，该系统无需增加外部组件，从而降低了测试成本；该系统能够快速有效的针对SOC全局地址空间验证，系统结构简单且操作简便；同时，该系统能够贯穿应用到整个SOC设计开发到生产测试阶段，因此其贯通性较高。

本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1为根据本发明一个实施例的芯片自测方法的流程图；