[发明专利]一种数据总线复用方法及装置

说明书

技术领域

本发明涉及图像显示领域，尤其涉及一种数据总线复用方法及装置。

背景技术

LED显示屏是将LED器件排列成矩阵的方式，以显示图像信号模式和点阵模式进行显示。屏体主要由发光管、行和列驱动电路构成，尤其是全彩模式效果好，LED显示屏播放控制系统按照一定时序去驱动LED显示屏的行列驱动电路，以控制LED发光管的亮和灭，利用人眼的视觉暂留效应，形成连续稳定的图形画面，因此LED显示屏控制系统是LED显示的核心。

为了驱动大分辨率的显示屏，一般驱动器采用运行速度较高的现场可编程门阵列(Field－Programmable Gate Array，FPGA)对于移位时钟25MHz的上限，FPGA驱动可以很轻松实现,并且FPGA有很多普通IO供用户使用，保证了足够的余量。FPGA可以进行现场动态配置，当需要改变内部驱动电路时，可通过联合测试行动小组(Joint Test Action Group,JTAG) 下载接口可方便编程；当需要固化程序，上电自动进行配置时，只需要通过AS接口下载到非易失存储器中。但在实际应用中，为了减少产品成本，通常选用封装的FPGA以及电路板采用两层板绘制，但可选用的FPGA就很少了，并且有时IO会有不够用的情况。此时就需要从电路设计中优化IO的使用，一般情况是采用数据总线复用，这样至少可减少8个R、G、B颜色数据线，共24个IO，当设计的HUB采用兼容设计时，还有8个备用数据线，这样可减少32个IO使用，大大减少芯片选择的难度。

对于数据总线复用一般采用两倍锁存时钟进行数据选择，以红色数据的R0和R8进行复用为例进行说明:当数据使能信号为高时，对复用时钟进行计数，计数值只有0和1两种值。当数据使能信号为高，并且计数值为0时，输出上半屏数据R0，当计数值为1时，输出下半屏数据R8，相应地，产生锁存时钟1和锁存时钟2、移位时钟1和移位时钟2。

发明人发现所述两倍锁存时钟方法存在如下问题：当R0_OUT在R0和R8之间进行数据变化时，锁存时钟的上升沿对R0_OUT总线上的R0进行锁存，导致R0的数据保持时间不能满足芯片手册上的至少5ns，会偶然锁存R8数据，不能满足锁存芯片要求的数据建立时间和保持时间，造成分离不彻底，导致显示屏的上下两个半屏会有相同的虚影部分。

发明内容

本发明提供一种数据总线复用方法及装置，保证了数据建立时间和数据保持时间，使数据分离彻底，消除显示屏虚影现象。 

为达到上述目的，采用如下技术方案：

本发明第一方面提供一种数据总线复用方法，包括：

获取复用时钟信号和数据使能信号；所述复用时钟信号由时钟发生器产生；所述数据使能信号由前一级移位输出；

当数据使能信号有效时，对复用时钟进行计数，得到所述复用时钟计数值，以便控制数据选择器进行数据选择；所述复用时钟计数值为0—5，周期为6的整数；

当所述复用时钟计数值为0、1、2时，

所述数据选择器选择输出R0-R7、G0-G7、B0-B7颜色信号；所述数据选择器输入颜色信号为R0-R15、G0-G15、B0-B15；

当所述复用时钟计数值为3、4、5时，

所述数据选择器选择输出R8-R15、G8-G15、B8-B15颜色信号；所述数据选择器输入颜色信号为R0-R15、G0-G15、B0-B15。

结合第一方面，在一种可能实现方式中，所述的数据总线复用方法，还包括：

所述复用时钟计数值还用于控制后一级时钟发生器，以便对数据锁存和数据移位进行控制，进行数据分离。

本发明第二方面提供一种数据总线复用装置，包括：

获取单元，用于获取复用时钟信号和数据使能信号；所述复用时钟信号由时钟发生器产生；所述数据使能信号由前一级移位输出；

计数单元，用于当数据使能信号有效时，对复用时钟进行计数，得到所述复用时钟计数值，以便控制数据选择器进行数据选择；所述复用时钟计数值为0—5，周期为6的整数；

第一选择单元，用于当所述复用时钟计数值为0、1、2时，所述数据选择器选择输出R0-R7、G0-G7、B0-B7颜色信号；所述数据选择器输入颜色信号为R0-R15、G0-G15、B0-B15；

第二选择单元，用于当所述复用时钟计数值为3、4、5时，所述数据选择器选择输出R8-R15、G8-G15、B8-B15颜色信号；所述数据选择器输入颜色信号为R0-R15、G0-G15、B0-B15。