[发明专利]一种自适应的编码器测速装置和方法

权利要求书

1.一种自适应的编码器测速装置和方法,包括一个QEP模块，其特征在于，所述QEP模块只是将电机解码和速度计算算法硬件化为微控制器的一个独立外设，而不是一个独立的处理器，它的控制参数向CPU完全开放，不需要额外的编译工具和目标代码链接工具，只需要通过CPU就可以对其进行操作。

2.根据权利要求1所述的QEP模块，其特征在于，所述QEP模块包括：

QDU单元，用于根据寄存器的配置，将输入的编码器脉冲正确的采到有效边沿和，并判断电机的转动方向，同时生成Timer、计数器的复位和锁存信号；

Capture单元，用于对特定的编码盘生成的编码脉冲进行捕获，并计算脉冲有效边沿的时间；

Wdt单元，用于做模块内部的看门狗单元，可以检测长时间没有编码脉冲的有效沿到来。在规定的Wdt计时范围内若无编码脉冲的有效边沿，则给出中断。用来防止编码盘的异常工作；

Timer单元，用于做模块内部的计时器单元，计时范围可以通过软件配置。计时时间到后会产生中断；

PCCU单元，用于做计数器计数单元，根据QDU单元生成的编码脉冲有效沿和正反转标记，来进行正向或反向计数，并通过QDU产生的复位和锁存信号来进行对计数器的复位和锁存；

SCU单元，用于做速度计算单元，该单元主要进行速度的计算，通过软件配置的狭缝数量和当前时钟频率来计算当前一段时间的速度值，并可以通过寄存器传递给CPU；

MSU单元，用于做模式切换单元，该单元通过SCU单元输出的当前速度，并且参照当前的测速模式，根据软件配置的临界速度寄存器值，来进行判断何时切换测速模式和切换到何种测速模式。

3.根据权利要求1或2所述的QEP模块，其特征在于，所述QDU单元输入端A、B、Z、mode_switch连接所述QEP单元外部，输出端qa_cap、qb_cap、qc_cap连接Capture单元，输出端q_clk、q_dir、RST连接PCCU单元，输出端clk同时连接Wdt单元，双向总线中的timer_intr、timer_rst连接Timer单元；

所述Capture单元输出数据到寄存器CAPStatus、CAPCntLatch，通过总线从寄存器QEPCAPEn、CAPConfig、RsetCap中读取数据，输出端capcnt连接SCU单元，输入端mode_switch连接MSU单元；

所述Wdt单元通过总线从寄存器WDTEn、WDTvalue中读取数据；

所述Timer单元通过输入端mode_switch连接MSU单元，输出端timer_latch连接SCU单元，通过总线从寄存器TimerEn、TimerValue中读取数据；

所述PCCU单元通过输出端qepcnt连接SCU单元，通过总线输出数据到寄存器QEPPosCnt、QEPPosNum，通过总线从寄存器QEPCAPEn、QEPConfig、QEPPosCntMax中读取数据；

所述SCU单元通过输出端speed连接MSU单元，通过总线从寄存器CrackNum、FreClock中读取数据，通过总线输出数据到寄存器Speed；

所述MSU单元通过总线从寄存器CriSpeed1、CriSpeed2中读取数据。

4.一种自适应的编码器测速方法，其特征在于，包括以下步骤：

（1）CPU配置QEP模块的相关参数，包括使能QEP、QEP的最大计数值、QEP的计时值和速度切换点的速度值；

（2）外部电机开始转动，产生编码脉冲A、B和Z；

（3）QEP根据编码脉冲来计算速度并根据速度切换点的速度值自动切换高低速测速模式，到达一定条件时产生中断；

（4）QEP产生中断后CPU可以将速度寄存器中的当前电机速度值读出，并通过其他相关外设对电机转速进行控制；

（5）重复上述第三步，计算电机当前速度。

5.根据权利要求4所述自适应的编码器测速方法，其特征在于，所述计算电机当前速度，在低速模式的情况下，由于电机转动速度较慢，两个编码器脉冲的间隔较长，那么采用计算固定脉冲次数之间的时间，再用已知脉冲次数对应的角度除以这段脉冲的时间，即得出角速度。

6.根据权利要求4所述自适应的编码器测速方法，其特征在于，所述计算电机当前速度，在高速模式的情况下，与低速模式不同，此种模式下，由于电机转动速度比较快，两个编码脉冲的时间间隔比较短，采用低速模式的计数方法会计算不准确，那么此种模式采用的是在固定时间内计算脉冲次数的方法，再由此段时间内的脉冲次数和设定的时间来计算角速度计算方法和低速模式相同。