[发明专利]电子计数器以及用于电子计数的方法无效
申请号: | 201310431950.5 | 申请日: | 2013-09-22 |
公开(公告)号: | CN103701458A | 公开(公告)日: | 2014-04-02 |
发明(设计)人: | 马丁·费尔德霍弗;弗朗茨·阿姆特曼;森克·奥斯特敦;艾莉希亚·达孔塞桑 | 申请(专利权)人: | NXP股份有限公司 |
主分类号: | H03K21/40 | 分类号: | H03K21/40 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 吕雁葭 |
地址: | 荷兰艾*** | 国省代码: | 荷兰;NL |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电子 计数器 以及 用于 计数 方法 | ||
技术领域
本发明涉及非易失性有限寿命存储器中的电子计数器,该电子计数器包括存储单元的序列和增量逻辑,每个存储单元都是非易失性的并且支持1状态和0状态,该电子计数器被配置成在存储单元的序列的存储单元中,将计数器当前的计数状态的至少一部分表示为1状态和0状态的模式,以及增量逻辑被配置成使1状态和0状态的模式前进到下一个模式,以表示计数器的增量。
背景技术
在许多应用中,电子设备都需要非易失性的非递减计数器。例如,可能需要这样的计数器来跟踪设备的使用量。例如,为了保修的原因,可能要跟踪设备多久被上电一次。需要非易失性的非递减计数器的另一个原因是出于安全的目的。例如,通过引用结合在本文中的申请号为US2010/0318786,标题为“用于分布式系统的可信硬件组件”的美国专利申请公开了一种包括单调非递减计数器的可信硬件组件。其他非递减计数器的应用包括避免回滚攻击,在回滚攻击中,攻击者试图将整个设备回滚到以前的状态,例如以延长在数字权利下对内容的访问。
在非易失性存储器中,特别是在EEPROM存储器中,实现计数器的一个特殊方面是,存储器对它支持的程序擦除周期数可能有限制。
计数器的典型实现是二进制计数器,其中计数器的值存储在非易失性存储器中。二进制计数器的优势是需要最少的位数来支持特定的计数范围。计数到2^n-1只需要n位的存储单元。另一方面,使用二进制表示,计数器在每次增量时切换最不重要的位。这导致在EEPROM中,在最不重要的位中周期数非常高,可能会超过EEPROM的寿命(寿命是指EEPROM存储单元直到存储单元的使用寿命结束为止能够被编程然后再被擦除的周期数)。发生故障的设备很可能是、特别是n的值比较大的设备。
比二进制计数器值稍好一点的方法是使用格雷编码,在格雷编码中进行位编码以便从一个计数器状态变化到下一个计数器状态时,只有一个位发生变化(并不总是最不重要的位)。这将使周期数分布的稍微好一些,但是与所使用的存储单元的数量相比,周期的总数仍然非常高。即使使用平衡格雷编码,对于n的值比较大的情况,位的变化数最终将会超过寿命,其中,在平衡格雷编码中,位的变化在各个位上是分布不均的。
在复杂的系统如闪存中使用非常复杂的方法来均衡耗损。这些方法在编码上需要比较大的付出,只适用于复杂的文件系统。基本概念是:“受损”的存储单元被重新定位到其他存储区域。
专利号为5231592的美国专利公开了在电可擦可编程只读存储器(EEPROM)上实现的已知的计数器。寿命为V的EEPROM,每个存储单元被设计为最多可以被擦除和编程V次。EEPROM被划分成数字区域和N个计数区域,在N个计数区域中以二进制表示来存储计数值,每个计数区域能够存储从0到V的计数值,数字区域用于以二进制表示来存储数字,表示目前正在使用中的计数区域。计数区域被用于连续地存储N*V次计数,最大值为V^2。
发明内容
虽然已知的计数器能够超出寿命计数,而不会使各个存储单元超出它们的寿命,但是这些已知的计数器有很多缺点。例如,根据上述设计的计数器不能超过V^2这个限制。此外,计数器需要大量的位数来实现计数。
至少由于这些原因,需要改进的计数器。
本发明提出的电子计数器包括存储单元的序列和增量逻辑。存储单元的序列中的每个存储单元是非易失性的,并且支持1状态和0状态。1状态可以被称为“编程状态”,0状态可以被称为“擦除状态”。该计数器被配置成,在存储单元的序列的存储单元中,将计数器当前的计数状态的至少一部分表示为1状态和0状态的模式。例如,计数器可以采用另外的存储器,包括可能的另外的序列来表示计数状态。
增量逻辑被配置成使1状态和0状态的模式前进到下一个模式,以表示计数器的增量。增量逻辑包括编程增量逻辑和擦除增量逻辑,增量逻辑被配置成在编程阶段和擦除阶段之间交替,在编程阶段中,编程增量逻辑使模式前进;在擦除阶段中,擦除增量逻辑使模式前进。编程增量逻辑被配置成将存储单元的序列中的下一个存储单元从0状态编程为1状态。当存储单元的序列中的所有存储单元都处于1状态时,编程阶段结束。擦除增量逻辑被配置成将存储单元的序列中的下一个存储单元从1状态擦除成0状态。当存储单元的序列中的所有存储单元都处于0状态时,擦除阶段结束。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于NXP股份有限公司,未经NXP股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310431950.5/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种低压控制柜出线保护座
- 下一篇:一种改进的断路器弹簧操动机构