[发明专利]在GPU中进行大整数计算时的存储资源分配方法及装置

说明书

技术领域

本发明涉及大整数计算技术，特别涉及一种在图形处理器（GPU，Graphics Processing Unit）中进行大整数计算时的存储资源分配方法及装置。 

背景技术

采用多核并行计算是提升处理器性能的重要方式，因此出现了包括海量并行结构运算单元的GPU，GPU已经发展成为了并行度高、多线程、计算快捷及内存带宽大的高性能通用处理器。GPU体系结构在组成上分为三层：第一层由若干个线程处理器簇（TPC，Thread Processing Cluster）组成，第二层由多个流多处理器（SM，Streaming Multiprocessor）组成，第三层为构成SM的流处理器（SP，Stream Processor），也可以称为线程处理器。SM作为GPU的一个任务执行和调度单元，主要负责执行GPU分发的线程指令，而SP是GPU中最基本的指令执行单元，其执行的操作由所属的SM控制。 

2006年NVIDIA公司推出了统一计算设备架构（CUDA，Compute Unified Device Architecture）可编程平台，通过对标准C语言的一定拓展与改造，使得用户可以通过类C语言代码来实现GPU线程的调度，为GPU在通用计算领域的应用提供了友好的开发环境。在CUDA可编程平台架构下，GPU执行的最小单位是线程（thread），数个线程（thread）可以组成一个线程块（block）。一个block中的thread可以存取同一共享内存且同步。执行相同程序的block，组成栅格（grid），不同的grid可以执行不同的程序。在CUDA可编程平台架构中，每个thread都有私有的存储器（register）和本地内存（Local Memory）。同一个block中的所有thread共享一共享内存（Shared Memory），所有的thread共享一全局内存（Global Memory）、常 数内存（Constant Memory）及纹理内存（Texture Memory）。不同的grid有各自的全局内存、常数内存和纹理内存。GPU中不同层次存储结构具有不同的资源容量和访问延迟等特性，例如，寄存器资源容量和访问延迟都最小，而全局内存的资源容量和访问延迟都最大。 

一个SM上可以驻留多个block，block数量根据GPU架构不同而不同，驻留在同一SM上的block共享该SM上的寄存器和共享内存等资源。而SM从当前驻留的block中以由32个thread组成的线程束（warp）为单位抓取thread计算。同样，一个SP上也可以驻留多个thread。 

一个SM能够支持的并发thread个数同时受两个条件制约：第一，SM中所有thread占用的寄存器资源之和不能超过该SM包含的寄存器资源总容量；第二，目前CUDA规定每个block中最多包含512个thread，SM所能包含的thread数目还要受该SM驻留的block数目限制。 

设一个SM中驻留的block数量为n_b，包含的寄存器总容量为Mbit，该SM最多能够支持的并发thread个数为n_t，且每个thread占用的寄存器资源分别为。则n_t必须满足：且。 

例如，假设一个SM包含65Kbit的寄存器资源，每个thread平均占用128bit的寄存器。 

若n_b=2，，则n_t＝65×1024/128＝520； 

若n_b=1，，则n_t＝512×1＝512。 

可见，thread占用的寄存器资源对GPU的并行度具有很大的影响，thread占用的寄存器资源越少，SM中包含的并发thread才能越多，才能更好的提高thread的并行执行效率和GPU的运算性能。