[发明专利]静电保护用可控硅结构

说明书

技术领域

本发明涉及静电放电防护回路，具体涉及一种静电保护用可控硅结构。

背景技术

静电放电(Electrostatic Discharge，ESD)是在我们生活中普遍存在的自然现象，但静电放电时在短时间内产生的大电流，会对集成电路产生致命的损伤，是集成电路生产应用中造成失效的重要问题。例如，对于发生在人体上的静电放电现象(Human-Body Model，HBM)，通常发生在几百个纳秒内，最大的电流峰值可能达到几安培。其他一些模式，如机器放电模式(Machine Model，MM)、元件充电模式(Charged-Device Model，CDM)，静电放电发生的时间更短，电流也更大。如此大的电流在短时间内通过集成电路，产生的功耗会严重超过其所能承受的最大值，从而对集成电路产生严重的物理损伤并最终失效。

为了解决该问题，在实际应用中主要从环境和电路两方面来解决。环境方面，主要是减少静电的产生和及时消除静电，例如应用不易产生静电的材料、增加环境湿度、操作人员和设备接地等；而电路方面，主要是增加集成电路本身的静电放电耐受能力，例如增加额外的静电保护器件或者电路来保护集成电路内部电路不被静电放电损害。

目前，可控硅结构器件被广泛应用于集成电路的静电保护，它的特点是：在泄放电流的过程中，电子和空穴同时参与泄放电路，使其泄放电流的能力很强，可以在很小的面积上实现很强的静电保护能力。图1是传统的可控硅结构示意图，如图1所示，在半导体衬底10上形成有P型阱11以及N型阱12，在P型阱11的表面形成有第一P+掺杂区13以及第一N+掺杂区14，在N型阱12的表面形成有第二P+掺杂区15以及第二N+掺杂区16，所有的掺杂区都以浅沟道隔离结构17进行隔离。

所述传统的可控硅结构共有三个PN结，可以看作由一个PNP管和一个NPN管所组成，PNP管和NPN管形成正反馈回路，使得器件触发后可以将电流不断放大，在放大过程中，PNP管和NPN管同时处于放大状态，电子和空穴同时参与电流导电，使可控硅器件具有很强的电流泄放能力。

但是，传统的可控硅结构具有一些缺点，例如：维持电压太低，而且很难提高，使得可控硅作为静电保护结构非常容易引入闩锁效应，造成集成电路失效；触发电压太高，使得可控硅结构无法保护内部电路。

目前，有很多用于提高可控硅维持电压或者降低触发电压的结构，例如，在传统的可控硅结构中的N型阱与P型阱中间插入高掺杂的N型或P型注入层，通过注入层与阱的击穿，来调整可控硅的触发电压，但是该方法对于触发电压和维持电压的调整效果有限，在最小线宽0.18um以下的工艺中效果不明显；通过版图的调整来增大可控硅的维持电压，通过缩小可控硅中发射极的面积来降低PNP或者NPN的发射效率，从而减小其放大倍率，增大维持电压，但是该方法无法对触发电压进行调整，并且对静电保护能力影响很大。

因此，如何同时实现对可控硅结构触发电压和维持电压的调整，提高可控硅结构的静电保护能力成为当前亟需解决的技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种静电保护用可控硅结构，用于解决现有技术中可控硅结构维持电压太低以及触发电压太高的问题。

为实现上述目的及其他相关目的，本发明提供一种静电保护用可控硅结构，其包括：

位于半导体衬底上的第一N型阱和第一P型阱；

第二N型阱，位于所述第一N型阱中，靠近所述第一P型阱，其掺杂浓度高于所述第一N型阱；

第二P型阱，位于所述第一P型阱中，靠近所述第一N型阱，其掺杂浓度高于所述第一P型阱；

第一N+掺杂区，位于所述第二N型阱中，其掺杂浓度高于所述第二N型阱；

第一P+掺杂区，位于所述第二P型阱中，其掺杂浓度高于所述第二P型阱；

第二P+掺杂区与第三N+掺杂区，均位于所述第一N型阱中、所述第二N型阱之外，所述第二P+掺杂区靠近所述第一N+掺杂区；

第二N+掺杂区与第三P+掺杂区，均位于所述第一P型阱中、所述第二P型阱之外，所述第二N+掺杂区靠近所述第一P+掺杂区；

所有掺杂区之间都通过浅沟道隔离结构进行隔离。

进一步的，所述第一N型阱和第一P型阱的掺杂浓度均小于1E18/cm³。

进一步的，所述第二N型阱和第二P型阱的掺杂浓度为均1E18/cm³～1E19/cm³。