[发明专利]逻辑晶体管和非易失性存储器的制造方法

说明书

技术领域

本公开总体上涉及半导体制造，更特别地，涉及逻辑晶体管和非易失性存储器（NVM）单元的制造。

背景技术

非易失性存储器（NVM）常位于也执行其它功能的集成电路上。在这种情况下，为了NVM的性能而牺牲逻辑性能是不合意的。此外，避免或最小化实现逻辑器和NVM二者的高性能的附加成本也很重要。替代栅极（replacement gate）是一种通过使用虚设栅极用于形成源/漏且然后用更高性能的栅极（诸如具有更高电导率和优化的功函数的栅极）替代虚设栅极的技术，其在改善性能方面已经显示出潜力。替代栅极工艺在允许使用金属栅极和用于栅极电介质的高k电介质二者这方面特别有用。

因此，需要在具有NVM和逻辑器的集成电路中（尤其是在替代栅极的情境中）实现高性能且同时也解决成本增大问题方面提供进一步的改善。

发明内容

本公开的一个方面提供一种形成半导体结构的方法，该半导体结构具有非易失性存储器NVM区域和逻辑区域，所述方法包括：直接在所述NVM区域中的半导体层上形成含氧化物层；在所述NVM区域中的含氧化物层上形成第一材料的第一部分层；直接在所述逻辑区域中的半导体层上形成具有高介电常数的第一电介质层；在所述逻辑区域中的第一电介质层上形成第一导电层；直接在所述NVM区域中的第一部分层上以及所述逻辑区域中的第一导电层上形成所述第一材料的第二部分层；在所述逻辑区域中形成逻辑器件，其中所述逻辑器件包括所述第一导电层和所述第一电介质层的一部分；以及使用所述含氧化物层、所述第一部分层以及所述第二部分层在所述NVM区域中形成NVM单元，其中如果所述NVM单元是浮置栅极NVM单元或分裂栅极NVM单元，则所述第一部分层和所述第二部分层一起用于形成电荷存储层或选择栅极。

附图说明

本发明通过举例的方式说明，并没有被附图所限制，在附图中类似的附图标记表示类似的元件。出于简单和清楚而示出附图中的元件，其不一定是按比例绘制的。

图1是在根据第一实施例的处理的一阶段的非易失性存储器单元和替代栅极晶体管的截面图；

图2是在处理中的一后续阶段的图1的非易失性存储器单元和替代栅极晶体管的截面图；

图3是在处理中的一后续阶段的图2的非易失性存储器单元和替代栅极晶体管的截面图；

图4是在处理中的一后续阶段的图3的非易失性存储器单元和替代栅极晶体管的截面图；

图5是在处理中的一后续阶段的图4的非易失性存储器单元和替代栅极晶体管的截面图；

图6是在处理中的一后续阶段的图5的非易失性存储器单元和替代栅极晶体管的截面图；

图7是在处理中的一后续阶段的图6的非易失性存储器单元和替代栅极晶体管的截面图；

图8是在处理中的一后续阶段的图7的非易失性存储器单元和替代栅极晶体管的截面图；

图9是在处理中的一后续阶段的图8的非易失性存储器单元和替代栅极晶体管的截面图；

图10是在处理中的一后续阶段的图9的非易失性存储器单元和替代栅极晶体管的截面图；

图11是在处理中的一后续阶段的图10的非易失性存储器单元和替代栅极晶体管的截面图；

图12是在处理中的一后续阶段的图11的非易失性存储器单元和替代栅极晶体管的截面图；

图13是接续图10所示的结构，在根据第二实施例的处理中的一阶段的非易失性存储器单元和替代栅极晶体管的截面图；以及

图14是在处理中的一后续阶段的图13的非易失性存储器单元和替代栅极晶体管的截面图。

具体实施方式

一方面，逻辑晶体管和NVM单元集成在同一半导体衬底上，其中逻辑晶体管具有高k栅极电介质和金属栅极，该金属栅极利用替代栅极方案实现。NVM单元可以是分裂栅极型或浮置栅极型，在分裂栅极型中，选择栅极通过两次不同的沉积制成，在浮置栅极型中，电荷存储层通过两次不同的沉积制成。在任一情况下，两次沉积都在关于逻辑晶体管形成的工艺中在相同或基本相同的点进行。这通过参考附图和下面的说明可以得到更好的理解。

这里描述的半导体衬底可以是任何半导体材料或材料的组合，例如砷化镓、硅锗、绝缘体上硅（SOI）、硅、单晶硅等，以及以上的组合。