[发明专利]浅沟道隔离结构及其制造方法

说明书

技术领域

本发明是有关于一种浅沟道隔离结构及其制造方法，且特别是有关于一种用于半导体装置周边区域(periphery area)的浅沟道隔离结构及其制造方法。

背景技术

浅沟道隔离(Shallow Trench Isolation，S TI)是一种常用于半导体工艺中的隔离技术，可以防止相邻半导体元件之间的漏电流(1eakage current)产生，还可增加元件集成度(package density)、减少通道宽度侵蚀(channel width encroachment)等优点。

然而，一般的STI工艺的上部边缘(upper edge)容易产生不平整，若要在其上继续形成例如是周边电路(periphery circuit)的电路结构时，STI上部边缘的不平整会对周边电路的为影刻蚀工艺造成很大影响。

发明内容

本发明是有关于一种浅沟道隔离结构及其制造方法，其平整度低易于进行其他工艺。

根据本发明的一方面，提出一种浅沟道隔离结构的制造方法，包括下列步骤：提供半导体基材，其中半导体基材包括第一多晶硅层与刻蚀停止层，第一多晶硅层具有第一导电型，刻蚀停止层位于第一多晶硅层之上；刻蚀半导体基材以形成浅沟道；形成填充氧化层于浅沟道中，全部的填充氧化层是低于刻蚀停止层；形成第二多晶硅层覆盖浅沟道、填充氧化层及刻蚀停止层，第二多晶硅层具有第一导电型；以及，移除刻蚀停止层及第二多晶硅层位于刻蚀停止层上的部份，以暴露第一多晶硅层，使第一多晶硅层与第二多晶硅层的上部边缘构成平坦表面。

根据本发明的另一方面，提出一种浅沟道隔离结构，包括衬底、栅极氧化层、第一多晶硅层、浅沟道、填充氧化层及第二多晶硅层。栅极氧化层位于衬底上。第一多晶硅层位于栅极氧化层上且具有第一导电型。浅沟道贯穿多晶硅层与栅极氧化层。填充氧化层位于浅沟道内。第二多晶硅层位于浅沟道内及填充氧化层之上，第二多晶硅层具有第一导电型，第一多晶硅层与第二多晶硅层的上部边缘构成平坦表面。第一多晶硅层仅在侧壁与第二多晶硅层接触，第一多晶硅层与第二多晶硅层的交界处形成晶界。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式，作详细说明如下：

附图说明

图1绘示依据本发明一实施例的浅沟道隔离结构的示意图。

图2A至图2D绘示依据本发明一实施例的浅沟道隔离结构的制造方法。

【符号说明】

10：浅沟道隔离结构

100：衬底

200：栅极氧化层

300：第一多晶硅层

400：刻蚀停止层

500：浅沟道

600：介电材料

600’：填充氧化层

700：多晶硅材料

700’：第二多晶硅层

800：晶界

900：平坦表面

具体实施方式

请参照图1，其绘示依据本发明一实施例的浅沟道隔离结构(Shallow trench isolation structure)。浅沟道隔离结构10可应用于半导体装置的阵列区域(array area)或周边区域(periphery area)，包括衬底100、栅极氧化层200、第一多晶硅层300、浅沟道500、填充氧化层600’及第二多晶硅层700’。衬底100、栅极氧化层200及第一多晶硅层300依序排列，为半导体装置的基材，其中栅极氧化层200可作为CMOS元件的栅极。浅沟道500贯穿第一多晶硅层300与栅极氧化层200，并停止于衬底100。填充氧化层600’形成于浅沟道500之内，用以隔离相邻的半导体元件，填充氧化层600’并未填满整个浅沟道500。第二多晶硅层700’位于浅沟道500之内与填充氧化层600’之上，填满浅沟道的剩余部份。第二多晶硅层700’与第一多晶硅层300大致等高，构成平坦表面900。此平坦表面900有利于后续的电路结构形成，例如可减少其工艺步骤并提高良率。