[发明专利]一种基于FPGA的频率测量方法

说明书

技术领域

本发明涉及电子设计自动化(EDA)领域，尤其涉及一种基于FPGA的频率测量方法或数字频率计的设计方法。 

背景技术

伴随着集成电路(IC)技术的发展，电子设计自动化(EDA)逐渐成为重要的设计手段，已经广泛应用于模拟与数字电路系统等许多领域。电子设计自动化是一种实现电系统或电子产品自动化设计的技术，它与电子技术、微电子技术的发展密切相关，它吸收了计算机科学领域的大多数最新研究成果，以高性能的计算机作为工作平台，促进了工程发展。 

数字频率计是一种基本的测量仪器。它被广泛应用与航天、电子、测控等领域。采用等精度频率测量方法具有测量精度保持恒定，不随所测信号的变化而变化的特点。本文首先综述了EDA技术的发展概况，FPGA/CPLD开发的涵义、优缺点，VHDL语言的历史及其优点，概述了EDA软件平台QUARTUSⅡ；然后介绍了频率测量的一般原理，利用等精度测量原理，通过FPGA运用VHDL编程，利用FPGA(现场可编程门阵列)芯片设计了一个8位数字式等精度频率计，该频率计的测量范围为0-100MHZ,利用QUARTUS Ⅱ集成开发环境进行编辑、综合、波形仿真，并下载到CPLD器件中，经实际电路测试，仿真和实验结果表明，该频率计有较高的实用性和可靠性。 

发明内容

本发明的目的是提供一种基于FPGA的频率测量方法。 

本发明的目的是按以下方式实现的，采用一个标准的基准时钟，在单位时间(1s)里对被测信号的脉冲数进行计数，即为信号的频率，由于闸门的起始和结束时刻对于信号来说是随机的，将会有一个脉冲周期的量化误差，进一步分析测量准确度：设待测信号脉冲周期为Tx,频率为Fx，当测量时间为T=1s时，测量准确度为＆=Tx/T=1/Fx；已知直接测频法的测量准确度与信号的频率有关：当待测信号频率越高，测量准确度也越高，反之测量准确度也越低；直接测频法只适合测量频率较高的信号，不能满足在整个测量频段内的测量精度保持不变频率的要求，为克服低频段测量的不准确问题，采用门控信号和被测信号对计数器的使能信号进行双重控制，提高了准确度，当门控信号为1时，使能信号并不为1，只有被测信号的上升沿到来时，使能端才开始发送有效信号，两个计数器同时开始计数，当门控信号变为0时，使能信号并不是立即改变，而是当被测信号的下一个上升沿到来时才变为0，计数器停止计数，因此测量的误差最多为一个标准时钟周期，当采用100MHz的信号作为标准信号时，误差最大为0.01μs；具体步骤如下： 

1）利用串行总线数据传输方法，计算每秒钟内待测信号脉冲个数，要求计数使能信号TSTEN能产生一个1秒脉宽的周期信号，并对频率计的每一计数器cnt10的ENA使能端进行同步控制，当TSTEN为高电平时，允许计数；低电平时，停止计数，并保持其所计的数，在停止计数期间，首先需要一个锁存信号LOAD的上跳沿将计数器在前1秒钟的计数值锁存进32位锁存器REG32B中，并由外部的译码器译出并稳定显示，锁存信号之后，必须由清零信号CLR_CNT对计数器进行清零，为下一秒钟的计数操作做准备；

2）当系统正常工作时，脉冲发生器提供的1 Hz的输入信号，经过测频控制信号发生器进行信号的变换，产生计数信号，被测信号通过信号整形电路产生同频率的矩形波，送入计数模块，计数模块对输入的矩形波进行计数，将计数结果送入锁存器中，保证系统稳定显示数据，显示译码驱动电路将二进制表示的计数结果转换成相应的能够在液晶屏显示的十进制结果；

3）频率计采用等精度频率测量法，测量精度保持恒定，不随所测信号的变化而变化，在快速测量的要求下，要保证较高精度的测频，必须采用较高的标准频率信号，单片机受本身时钟频率和若干指令运算的限制，测频速度较慢，无法满足高速、高精度的测频要求；而采用高集成度、高速的现场可编程门阵列FPGA为实现高速、高精度的测频提供了保证；

4）等精度测量方法的闸门时间不是固定的值，而是被测信号周期的整数倍，即与被测信号同步，因此，避除了对被测信号计数所产生±1个字误差，并且达到了在整个测试频段的等精度测量，在测量过程中，有两个计数器分别对标准信号和被测信号同时计数，首先给出闸门开启信号，即预置闸门上升沿信号，此时计数器并不开始计数，而是等到被测信号的上升沿信号到来时，计数器才真正开始计数，然后预置闸门关闭信号，即下降沿信号到时，计数器并不立即停止计数，而是等到被测信号的上升沿信号到来时才结束计数，完成一次测量过程，能够看出，实际闸门时间t与预置闸门时间t1并不严格相等，但差值不超过被测信号的一个周期；