[发明专利]芯片、成像盒及芯片与成像设备的通讯方法有效
申请号: | 201310439993.8 | 申请日: | 2013-09-24 |
公开(公告)号: | CN103501398A | 公开(公告)日: | 2014-01-08 |
发明(设计)人: | 丁励 | 申请(专利权)人: | 珠海艾派克微电子有限公司 |
主分类号: | H04N1/00 | 分类号: | H04N1/00;G03G21/18;B41J29/393 |
代理公司: | 北京聿宏知识产权代理有限公司 11372 | 代理人: | 吴大建;刘华联 |
地址: | 519015 广东省*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 芯片 成像 设备 通讯 方法 | ||
1.一种芯片与成像设备的通讯方法,其包括:
芯片通过时钟线接收来自成像设备的时钟脉冲信号;
芯片通过数据线接收来自成像设备的读指令,在一个时钟脉冲信号的周期内,芯片将内部存储器中至少一比特隐含数据和一比特主数据于不同的时间段内分别传输到数据线上,成像设备在芯片传输主数据到数据线上的时间段内采集数据线上的数据;
芯片通过数据线接收来自成像设备的写指令,芯片接收成像设备发出的主数据,并将主数据写入芯片内部的存储器,以及更新所述存储器中的隐含数据。
2.如权利要求1所述的通讯方法,其特征在于:
在所述时钟脉冲信号的上升沿到来后,芯片传输至少一比特隐含数据到数据线上,在所述时钟脉冲信号的下降沿到来之前,芯片停止传输隐含数据,转而传输一比特主数据到数据线上;在所述时钟脉冲信号的下降沿,成像设备采集数据线上的数据。
3.如权利要求1所述的通讯方法,其特征在于:
在所述时钟脉冲信号的下降沿到来后,芯片传输至少一比特隐含数据到数据线上,在所述时钟脉冲信号的上升沿到来之前,芯片停止传输隐含数据,转而传输一比特主数据到数据线上;在所述时钟脉冲信号的上升沿,成像设备采集数据线上的数据。
4.如权利要求1所述的通讯方法,其特征在于:
成像设备还在芯片传输隐含数据到数据线上的时间段内采集数据线上的数据。
5.如权利要求1~4任意一项所述的通讯方法,其特征在于:
所述隐含数据包括下列参数中的一种或几种:芯片防伪信息、芯片制造信息、芯片写入次数参数值、芯片复位次数参数值、芯片正常通信次数参数值、芯片被读取次数参数值、芯片通讯故障次数参数值和芯片通信干扰次数参数值、芯片工作环境参数。
6.如权利要求5所述的通讯方法,其特征在于:
当芯片通过数据线接收来自成像设备的写指令时,芯片首先更新所述存储器中的隐含数据,然后再将接收到的来自成像设备的主数据写入所述存储器。
7.如权利要求1~4任意一项所述的通讯方法,其特征在于:
所述主数据以高、低电平的形式传输到数据线上;所述隐含数据以高、低电平或者高、中电平的形式传输到数据线上;所述中电平电压较所述高电平电压低,较所述低电平电压高。
8.一种芯片,其特征在于,采用如权利要求1~7任意一项所述的通讯方法与成像设备进行数据传输。
9.如权利要求8所述的芯片,包括:
用于存储隐含数据和主数据的存储器,
用于通过总线连接成像设备并向所述总线传输数据的控制单元;
其特征在于,所述控制单元控制芯片通过所述总线接收来自成像设备的时钟脉冲信号和读指令,在一个时钟脉冲信号的周期内,控制芯片将所述存储器中至少一比特隐含数据和一比特主数据于不同的时间段内分别传输到所述总线上;且所述控制单元中内置计时模块,用于控制芯片在所述成像设备从所述总线上采集数据时,芯片向所述总线传输的是主数据。
10.一种成像盒,其特征在于,其上设置有如权利要求8或9所述的芯片。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于珠海艾派克微电子有限公司,未经珠海艾派克微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310439993.8/1.html,转载请声明来源钻瓜专利网。