[发明专利]嵌入式源/漏MOS晶体管的制造方法有效
| 申请号： | 201310444795.0 | 申请日： | 2013-09-23 |
| 公开（公告）号： | CN104465519B | 公开（公告）日： | 2017-07-28 |
| 发明（设计）人： | 禹国宾;刘海龙 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L21/336 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙)31237 | 代理人： | 屈蘅,李时云 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 嵌入式 mos 晶体管 制造 方法 | ||
1.一种嵌入式源/漏MOS晶体管的制造方法，其特征在于，包括如下步骤：
提供半导体衬底，所述半导体衬底具有用于形成PMOS管的区域和NMOS管的区域，在所述PMOS管区域和NMOS管区域的上面分别形成栅极结构；
淀积一氧化阻挡层；
利用氮化工艺和氮化后退火工艺将氮加入所述氧化阻挡层中以形成氮氧化阻挡层，去除部分所述氮氧化阻挡层以暴露出所述PMOS管区域或NMOS管区域，或者，去除部分所述氧化阻挡层以暴露出所述PMOS管区域或NMOS管区域，利用氮化工艺和氮化后退火工艺将氮加入剩余的氧化阻挡层中以形成氮氧化阻挡层；
在暴露的区域中形成与所述栅极结构两侧相邻的沟槽；
在所述沟槽中外延生长一应变硅材料以形成嵌入式源/漏极。
2.如权利要求1所述的制造方法，其特征在于，当暴露出所述PMOS管区域时，所述应变硅材料为应变硅锗聚合物。
3.如权利要求1所述的制造方法，其特征在于，当暴露出所述NMOS管区域时，所述应变硅材料为碳化硅材料。
4.如权利要求1所述的制造方法，其特征在于，所述氮化工艺为去耦合等离子体氮化处理工艺。
5.如权利要求1所述的制造方法，其特征在于，加入到所述氧化阻挡层中的氮离子的浓度为1x1015-2x1016atoms/cm2。
6.如权利要求1所述的制造方法，其特征在于，所述氧化阻挡层为氧化硅、氧化钛、氧化锗中的一种。
7.如权利要求1至6中任一项所述的制造方法，其特征在于，在所述沟槽中外延生长一应变硅材料以形成嵌入式源/漏极之后，还包括去除剩余的所述氮氧化阻挡层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310444795.0/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
