[发明专利]压控振荡器

说明书

技术领域

本发明涉及集成电路技术领域，特别涉及一种压控振荡器。

背景技术

压控振荡器（VCO，voltage-controlled oscillator）是锁相环（PLL，phase locked loop）的主要组成模块之一，其作用是在低通滤波器输出的控制电压的控制下，调节振荡器的振荡频率，使振荡器输出频率随控制电压的变化而线性变化的周期信号。

图1是现有的一种压控振荡器的电路图。参考图1，所述压控振荡器包括：输入PMOS管mp0、电流镜电路11、全差分环形振荡器12、差分转单端电路comp、尾电流源MOS管mi。

具体地，所述输入PMOS管mp0的栅极适于输入控制电压vc，将所述控制电压vc转换为控制电流。在锁相环系统中，所述控制电压vc由低通滤波器产生。

所述电流镜电路11包括参考晶体管mr、镜像晶体管mm和参考电流源I0。所述电流镜电路11适于对所述参考电流源I0提供的电流进行镜像，产生所述全差分环形振荡器12的工作电流。

所述全差分环形振荡器12包括三个串接的反相器inv1、inv2和inv3，前一级反相器的反相输出端von连接后一级反相器的同相输入端inp，前一级反相器的同相输出端vop连接后一级反相器的反相输入端inn。第一级反相器的反相输入端inn连接最后一级反相器的同相输出端vop，第一级反相器的同相输入端inp连接最后一级反相器的反相输出端von。

每级反相器的正电源端vp相连并作为所述全差分环形振荡器12的正电源端vpp，每级反相器的负电源端vn相连并作为所述全差分环形振荡器12的负电源端vnn。所述输入PMOS管mp0的源极和所述电流镜电路11的输出端（即所述镜像晶体管mm的漏极）均与所述全差分环形振荡器12的正电源端vpp相连，所述尾电流源MOS管mi的源极与所述全差分环形振荡器12的负电源端vnn相连。

所述全差分环形振荡器12为电流控制的环形振荡器，在所述控制电流的控制下，输出一定频率的差分信号。

所述差分转单端电路comp的同相输入端inp连接最后一级反相器的反相输出端von，所述差分转单端电路comp的反相输入端inn连接最后一级反相器的同相输出端vop。所述差分转单端电路comp适于对所述全差分环形振荡器12输出的差分信号进行转换，由输出端vo输出一定频率的周期信号。

所述输入PMOS管mp0和所述镜像晶体管mm组成源极跟随器，当所述控制电压vc上升时，所述输入PMOS管mp0的源极和栅极之间的压差减小，流过所述输入PMOS管mp0的电流减小，使得所述全差分环形振荡器12的工作电流增大，即流过三个反相器的电流增大，从而使所述压控振荡器的输出信号的频率上升。

所述尾电流源MOS管mi能够限制所述全差分环形振荡器12的工作电流。若所述全差分环形振荡器12的负电源端vnn直接接地，当所述控制电压vc增大到0.8V以上时，所述全差分环形振荡器12的正电源端vpp与地之间的大压差使得所述电流镜单元11提供的电流全部从三个反相器流走，同时所述输入PMOS管mp0的栅源电压逐渐减小，从所述输入PMOS管mp0流走的电流为零，导致输出信号的频率不受所述控制电压vc的控制，所述控制电压vc损失了一半的变化范围。

为了提高压控振荡器的振荡频率以及降低功耗，PLL的工作电压越来越低，相应的设计制造平台从0.5μm工艺缩小到0.13μm或0.11μm工艺直至更小。在0.18μm工艺平台下，电路工作电压为1.8V，图1所示的压控振荡器能可靠地工作在1GHz以内。然而，当工作电压从1.8V降到1.5V时，所述电流镜电路11输出的电流受到限制，导致所述全差分环形振荡器12的工作电流受到限制，在较差的工艺角（例如SS工艺角）下，振荡频率难以超过500MHz。

更多关于压控振荡器的技术方案可以参考公开号为US6304149B1、发明名称为Ring Oscillator VCO Using a Differential Delay Stage（使用差分延迟级的环形压控振荡器）的美国专利申请文件。

发明内容

本发明解决的是现有的压控振荡器工作在低电源电压下输出信号的频率较低的问题。