[发明专利]分离栅闪存结构的形成方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种分离栅闪存结构的形成方法。

背景技术

分离栅闪存结构包括擦除栅(Erase gate)、控制栅(Control gate)以及浮栅(Floating gate)。其中，控制栅位于浮栅之上，并由介质层隔离开；擦除栅位于两对控制栅和浮栅之间，为公用擦除栅，两字线分别位于两对控制栅和浮栅两侧，并均有介质层隔离开，擦除栅和浮栅之间氧化层为隧穿介质层。而浮栅会伸入一部分至擦除栅下方形成重叠式包框结构(Wrap round)，此独特结构能够提高擦除的能力和效率。由于上述结构的分离栅闪存结构具有高可靠性、很好的制造工艺兼容性、较低的启动电压以及防止过擦除等优点，因此，上述分离栅闪存结构被作为嵌入式闪存广泛应用。

请参考图1至图7，图1至图7为现有技术中形成分离栅闪存结构过程中的剖面结构示意图；现有技术中，分离栅闪存结构的形成方法包括步骤：

提供半导体衬底，所述半导体衬底设有器件区(Cell)11、高压区(Highvoltage)12以及低压区(Low voltage)13；

在所述半导体衬底上依次形成缓冲层20、浮栅层31、闪存介质层40、控制栅层32、硬掩模层50以及图案化的第一光阻层61，如图1所示；

以所述图案化的第一光阻层61为掩模，依次刻蚀所述硬掩模层50、控制栅层32以及闪存介质层40，在器件区11保留部分所述硬掩模层50、控制栅层32以及闪存介质层40，保留的部分所述硬掩模层50、控制栅层32以及闪存介质层40之间形成有擦除栅沟槽41，便于后续形成擦除栅，如图2所示；

接着在保留的硬掩模层50、控制栅层32以及闪存介质层40的两侧依次形成侧墙71和保护侧墙72，用于保护保留的硬掩模层50、控制栅层32以及闪存介质层40，如图2所示；

接着在擦除栅沟槽41中形成第二光阻层62，用于保护擦除栅沟槽41内的侧墙71和保护侧墙72；

接着刻蚀去除保留的硬掩模层50、控制栅层32以及闪存介质层40未被保护一侧的保护侧墙72，如图3所示；

接着，去除所述第二光阻层62，并以所述侧墙71和保护侧墙72为掩模，刻蚀所述浮栅层31，保留一部分浮栅层31在保留的闪存介质层40之下，暴露出所述缓冲层20，由于在擦除栅沟槽41内依然存在所述保护侧墙72，因此由所述保护侧墙72作为掩模，保留的浮栅层31会在擦除栅沟槽41内延伸出一部分，由于保留的硬掩模层50、控制栅层32以及闪存介质层40未被保护一侧的保护侧墙72被去除，因此该侧不会有保留的浮栅层31延伸出，如图4所示；

接着，在暴露出的侧墙71的侧面以及浮栅层31的两侧形成补偿侧墙，同时在高压区12沉积高压栅极氧化层(图未示出)，如图4所示；

接着，在所述缓冲20的表面以及部分保留的硬掩模层50的表面形成第三光阻层63，然后对所述擦除栅沟槽41内进行闪存源端离子注入处理，如图5所示；

接着，以所述第三光阻层63为掩模，湿法刻蚀去除所述擦除栅沟槽41内的补偿侧墙，如图5所示；

接着，在所述擦除栅沟槽41内形成隧穿介质层73，如图6所示，然后去除所述第三光阻层63，并在所述低压区13沉积低压栅氧化层(图未示出)，因此，最终的隧穿介质层是由隧穿介质层73和低压栅氧化层叠加形成；

接着，在所述擦除栅沟槽41内形成擦除栅33，在所述保护侧墙72的两侧形成字线81，在所述高压区12和低压区13分别形成高压栅82和低压栅83，如图7所述。

然而，现有技术中形成分离栅闪存结构的方法相对复杂，不利于降低生产成本和提高生产效率。

发明内容

本发明的目的在于提供一种分离栅闪存结构的形成方法，此方法减少了光阻使用次数，降低生产成本的同时，有利于提高闪存的可靠性。

为了实现上述问题，一种分离栅闪存结构的形成方法，包括步骤：

提供半导体衬底，在所述半导体衬底上依次形成有缓冲层、浮栅层、闪存介质层、控制栅层、硬掩模层以及光阻层；

以所述光阻层为掩模，刻蚀所述硬掩模层，形成第一开口，所述第一开口暴露出所述控制栅层；

在所述第一开口的内壁形成一介质层侧墙；

以所述介质层侧墙为掩模，依次刻蚀所述控制栅层和闪存介质层，形成第二开口，所述第二开口的尺寸小于所述第一开口的尺寸，并暴露出所述浮栅层；

在所述第一开口和第二开口的内壁依次形成一保护侧墙和一补偿侧墙；

以所述保护侧墙和补偿侧墙为掩模，刻蚀所述浮栅层，暴露出缓冲层；