[发明专利]光电转换装置和成像系统

说明书

技术领域

本公开涉及光电转换装置和成像系统。

背景技术

已知一种固态图像传感器，其中为包括布置成矩阵的像素的像素阵列中的各列，设置模数（AD）转换器。日本专利申请公开No.2011-166197讨论了一种技术，其中每个AD转换器包括计数器电路，彼此异相（out of phase）的多个时钟信号被提供给每个计数器。为了减小每个时钟信号中的占空偏差（duty deviation），在日本专利申请公开No.2011-166197中讨论的技术采用设置在时钟信号的传输单元中的、包括其中串联连接多个中继缓冲器（repeat buffer）的主传输线路和其中串联连接多个中继缓冲器的副传输线路的结构。在这样的结构中，副传输线路是自主传输线路的分支。

然而，在日本专利申请公开No.2011-166197中讨论的结构不能把时钟信号中的占空偏差抑制到足够的水平。

此外，其中多个AD转换器共用计数器电路的结构也可能导致占空偏差的问题。

解决上述问题至少之一是有益的。

发明内容

按照本发明的一方面，一种光电转换装置，包括：布置成多列的多个像素；对应于各个列设置的多个比较器；参考信号生成单元，配置成将参考信号供给到多个比较器；计数器，配置成与第一时钟信号同步地生成包括多个比特的计数信号；同步单元，配置成使所述多个比特与第二时钟信号同步以生成同步后的计数信号，并且输出生成的同步后的计数信号；和对应于各个比较器设置的多个存储器，所述存储器中的每个存储器被配置成响应于比较器中的相应一个比较器的输出的变化来存储同步后的计数信号。

按照本发明的另一方面，一种光电转换装置，包括：布置成多列的多个像素；对应于各个列设置的多个比较器；参考信号生成单元，配置成将参考信号供给到多个比较器；对应于各个比较器设置的多个数字信号生成单元；时钟信号生成单元，配置成生成彼此异相的多个时钟信号；和同步单元，配置成使多个时钟信号与第二时钟信号同步以生成多个同步后的时钟信号，并且输出生成的同步后的时钟信号。多个数字信号生成单元中的每个数字信号生成单元包括：配置成响应于多个同步后的时钟信号来进行计数操作的计数器。

参考附图，根据实施例的以下说明，本发明的其它特征将变得清楚。

附图说明

图1图解说明光电转换装置的结构。

图2图解说明光电转换装置的一部分的结构。

图3是图解说明光电转换装置的操作的时序图。

图4图解说明计数器的结构。

图5图解说明异或（EXOR）电路的结构。

图6是图解说明EXOR电路的操作的时序图。

图7是说明格雷码计数器电路的占空偏差的时序图。

图8图解说明同步单元的结构。

图9是说明计数器的操作的时序图。

图10图解说明选择单元的结构。

图11A和图11B是说明二进制码计数器电路中的占空偏差的示图。

图12图解说明光电转换装置的结构。

图13图解说明同步后的计数信号的传输路径的结构。

图14图解说明光电转换装置的结构。

图15图解说明光电转换装置的一部分的结构。

图16是图解说明数字信号生成单元的操作的时序图。

图17图解说明成像系统的结构。

具体实施方式

图1是图解说明按照第一实施例的光电转换装置的结构的方框图。光电转换装置包括像素阵列1、读取单元组2、比较单元组3、存储单元组4、参考信号生成单元5、计数器6、选择单元7和同步单元8。

像素阵列1包括布置成多列的多个像素。读取单元组2包括对应于像素阵列1中的各列设置的多个读取单元。比较单元组3包括对应于各个读取单元设置的多个比较器。存储单元组4包括对应于各个比较器设置的多个存储单元。响应于斜坡使能信号RAMP_EN的输入，参考信号生成单元5输出具有随时间变化的信号电平的参考信号。响应于计数使能信号CNT_EN，计数器6计数第一时钟信号CLK1，并输出M比特计数信号。选择单元7有选择地把从计数器6输出的计数信号和M比特数字数据9之一输出给同步单元8。数字数据9是从数据供给单元（未示出）提供的。同步单元8使从选择单元7输出的M比特信号与第二时钟信号CLK2同步，并输出同步后的计数信号。以来自比较单元中的一个相应比较单元的输出的变化作为触发，各列中的存储单元存储来自同步单元8的输出。