[发明专利]多腿位半导体集成电路引线框架

说明书

技术领域

本发明涉及引线框架，尤其是一种薄和小型相结合半导体集成电路封装用的引线框架。

背景技术

引线框架是半导体封装器件，作为集成电路的芯片载体，是一种借助于键合材料（金丝、铝丝、铜丝）实现芯片内部电路引出端与外引线的电气连接，形成电气回路的关键结构件，它起到了和外部导线连接的桥梁作用，在实际运用中，还需在其封装区域表面电镀一层金属（例如金、银、镍等），再利用塑料对其基岛和内导脚焊接部分进行封装，进而就固定成一整体的半导体元件。绝大部分的半导体集成块中都需要使用引线框架，是电子信息产业中重要的基础材料。近些年来，随着半导体封装器件的集成度越来越高，而且其存储量、信号处理速度和功率急速增加，体积也要求越来越小。这一趋势加速了半导体器件封装技术的发展。半导体封装器件的高集成度以及存储器的增加还使得输入和输出接线端子的数量也相应地增加，继而就使得引线数目相应的增加，这就要求与之相配套引线框架部件向小型化、薄型化发展。

目前，市场上常见的多腿位集成电路引线框架多由单排引线框架单元通过连接筋和边带连接，由于引线框架原材料和能源成本很高，现有的单排多腿位集成电路引线框架上下需要框架边带，造成材料消耗高，由于是单排多腿位集成电路引线框架，使得生产效率低。同时多腿位半导体集成电路引线框架气密性不好，产品的质量难保证。

发明内容

本发明的目的就是解决现有的单排多腿位集成电路引线框架材料消耗高，生产效率低，质量难以保证的问题。

为解决上述问题，本发明采用的技术方案是：多腿位半导体集成电路引线框架，它包括两个平行的框架边带和位于两平行框架边带内的若干个依次并列的多腿位引线框架单元构成的框架带，其特征在于所述的框架带为为二条，对称分布于两个平行的框架边带之间。

采用上述技术方案，由于框架边带内有二个相邻的双排结构，将会大大提高单个产品占有原材料的比率，进而降低了材料消耗，同时提高生产效率，。

为增加密封性能，所述多腿位引线框架的焊接区设置有电镀层。在芯片焊接时，由于有电镀层，芯片和焊接金丝与框架充分结合，避免芯片及金丝与框架之间空气的存在，提高了密封性，提高产品的质量。

为提高产品的寿命，所述的多腿位引线框架基岛背面设置有阵列的凹坑，所述的多腿位引线框架内导脚及基岛背面连接筋正反面设置有多道V形槽。由于在引线框架基岛背面设有阵列的凹坑和引线框架内导脚及基岛连接筋正反面设有多条V形槽，在产品塑封时，增大了塑封料与框架的接触面积，提高了它们之间的结合力，有助于密封性和防水防潮性能的提高，从而提高最终产品的抗击能力，增长产品使用寿命。

综上所述，本发明有益效果是：双排结构，降低了材料消耗，提高了生产效率；设置的电镀层，提高了密封性，提高了产品的质量；阵列的凹坑和引线框架内导脚及基岛连接筋正反面设有多条V形槽，延长了产品的使用寿命。

附图说明

图1为本发明示意图。

图2是本发明基本单元结构示意图；

图3是图2的后视图；

图4是图2中内引线B－B线剖视图；

图5是图3中A处的局部示意图；

图6是图5中C－C线剖视图。

图中，1、框架边带，2、基岛，3、内导脚，4、外导脚，5、基岛连接筋，6、内导脚端部，7、V形槽，8、凹坑。

具体实施方式

    如图1所示，多腿位半导体集成电路引线框架，它包括两个平行的框架边带1和位于两平行框架边带1内的若干个依次并列的多腿位引线框架单元构成的框架带，框架带为为二条，对称分布于两个平行的框架边带1之间。多腿位引线框架单元如图2和图3所示。内导脚的端部6上和基岛2上设有焊接区, 焊接区上电镀上一层金属，构成电镀层。再在基岛2上焊上芯片，用金丝把芯片和内导脚的端部6连接上，再用塑封料把芯片、基岛2、基岛连接筋5和内导脚3封装成半导体元件。以上各部件之间采用现有技术的常规结构连接。如图3、图5、图6所示，多腿位引线框架基岛背面设置有阵列的凹坑8。凹坑8内小外大，呈四棱柱形。多腿位引线框架内导脚3及基岛2背面连接筋正反面设置有多道V形槽7。上下V形槽7的位置错开。

本发明的特点是，在整条引线框架每个单元里设有两个相邻的多腿位引线框架，因此产品生产不但效率可以提高，而且作为单个引线框架所占单个单元比率增加，原材料利用率得到提高；在基岛背面设有阵列的凹坑和内导脚及基岛连接筋正反面设有多条V形槽，在产品塑封时，塑封料流入凹坑和V形槽中固化，这样就大大增加封装体和引线框架之间的结合力，有助于密封性和防水防潮性能的提高，从而提高最终产品的抗击能力，增长产品使用寿命。