[发明专利]顺应高信号电平的输入/输出电路

权利要求书

1.一种电平移位器，其接收输入信号并在输出路径上产生输出信号，该电平移位器包含：

电平检测电路，其耦合到所述输出路径，所述电平检测电路操作以响应于所述输出路径上的信号电平而产生模式选择信号；

模式控制电路，其耦合到所述电平检测电路，所述模式控制电路操作以响应于所述模式选择信号而选择操作模式；

电平移位电路，其包含电子组件，所述电子组件具有小于所述输出的最大信号电平的信号电平可靠性限度；以及

计时电路，其耦合到所述电平检测电路，所述计时电路可操作以控制将输入信号施加到所述电平检测电路的时间，从而防止所述电子组件的一个或多个端子处的信号电平超出所述信号电平可靠性限度，

其中所述电平移位器操作以依据所述操作模式而将所述输入信号的信号电平选择性地移位到第一信号电平及第二信号电平，所述第二信号电平为所述输出信号的所述最大信号电平，且其中所述计时电路包括接收模式选择信号的模式选择输入，该模式选择信号用于根据所述操作模式而改变施加所述输入信号的所述时间。

2.根据权利要求1所述的电平移位器，其中所述电子组件包含晶体管。

3.根据权利要求2所述的电平移位器，其中所述晶体管安置成堆叠配置。

4.根据权利要求2所述的电平移位器，其中所述计时电路包含安置于所述电平移位器的输入与所述晶体管中的一晶体管的栅极之间以提供其延时操作的延迟。

5.根据权利要求1所述的电平移位器，其进一步包含：

附加电平移位电路，所述附加电平移位电路包含具有小于所述输出信号的所述最大信号电平的信号电平可靠性限度的附加电子组件；以及

附加计时电路，其耦合到所述附加电平移位电路，所述附加计时电路可操作以控制将所述输入信号施加到所述附加电平移位电路的时间，从而防止所述附加电平移位电路的至少一个端子的信号电平超出所述信号电平可靠性限度。

6.根据权利要求1所述的电平移位器，其中所述第一信号电平为1.8伏或1.8伏以下，且所述第二信号电平为2.6伏或2.6伏以上。

7.一种电平移位器，其包含：

电平检测电路，其耦合到所述电平移位器的输出路径，所述电平检测电路操作以响应于所述输出路径上的信号电平而产生模式选择信号；

模式控制电路，其耦合到所述电平检测电路，所述模式控制电路操作以响应于所述模式选择信号而选择操作模式；

电平移位电路，其可操作以依据所述操作模式而将输入信号的信号电平选择性地移位到第一信号电平及第二信号电平，其中所述第一信号电平小于所述第二信号电平，所述电平移位电路包含具有小于所述第二信号电平的信号电平可靠性限度的电子组件；以及

计时电路，其耦合到所述电平移位电路且可操作以控制将输入信号施加到所述电平移位电路的时间，从而防止所述电子组件至少一个端子的信号电平超出所述信号电平可靠性限度，

其中，所述计时电路包括接收模式选择信号的模式选择输入，该模式选择信号用于根据所述操作模式而改变施加所述输入信号的所述时间。

8.根据权利要求7所述的电平移位器，其中所述电平移位电路包含：

包含所述电子组件的下拉电路，所述计时电路耦合到所述下拉电路的输入。

9.根据权利要求7所述的电平移位器，其中所述电平移位电路包含：

包含所述电子组件的上拉电路，所述计时电路耦合到所述上拉电路的输入。

10.根据权利要求7所述的电平移位器，其中所述电平移位电路包含：

下拉电路；以及

上拉电路，其中所述下拉电路及所述上拉电路包含所述电子组件，且其中所述计时电路耦合到所述下拉电路的输入及所述上拉电路的输入。

11.根据权利要求10所述的电平移位器，其中所述电子组件包含晶体管。

12.根据权利要求11所述的电平移位器，其中所述上拉电路的晶体管安置成堆叠配置，且所述下拉电路的晶体管安置成堆叠配置。

13.根据权利要求11所述的电平移位器，其中所述第一信号电平为1.8伏或1.8伏以下，且所述第二信号电平为2.6伏或2.6伏以上。