[发明专利]一种半导体器件的制造方法

说明书

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在半导体衬底的NMOS区和PMOS区上形成由自下而上层叠的界面层、高k介电层、覆盖层和牺牲栅极材料层构成的叠层结构；去除位于PMOS区的牺牲栅极材料层以形成凹槽；在凹槽中形成第一金属栅极；部分去除位于NMOS区的牺牲栅极材料层；采用第一远端等离子体蚀刻工艺去除位于NMOS区的牺牲栅极材料层的剩余部分，形成另一凹槽；采用第二远端等离子体蚀刻工艺去除露出的覆盖层表面的残留物质；在另一凹槽中形成第二金属栅极。根据本发明，可以独立地调节分别形成于PMOS区和NMOS区的功函数设定金属层的功函数，避免蚀刻牺牲栅极材料层时对覆盖层和高k介电层的损伤，减少层间介电层的损耗。

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种形成高k-金属栅极的方法。

背景技术

在下一代集成电路的制造工艺中，对于互补金属氧化物半导体（CMOS）的栅极的制作，通常采用高k-金属栅极工艺。对于具有较高工艺节点的CMOS而言，所述高k-金属栅极工艺通常为后栅极工艺，其实施过程为先高k介电层后金属栅极和后高k介电层后金属栅极两种。前者的实施过程包括：在半导体衬底上形成伪栅极结构，所述伪栅极结构由自下而上层叠的界面层、高k介电层、覆盖层（capping layer）和牺牲栅极材料层构成；在伪栅极结构的两侧形成侧壁结构，之后去除伪栅极结构中的牺牲栅极材料层，在侧壁结构之间留下的沟槽内依次沉积功函数金属层（workfunction metal layer）、阻挡层（barrier layer）和浸润层（wetting layer）；进行金属栅极材料（通常为铝）的填充。后者的实施过程包括：在半导体衬底上形成伪栅极结构，所述伪栅极结构由自下而上层叠的牺牲介电层和牺牲栅极材料层构成；在伪栅极结构的两侧形成侧壁结构，之后去除伪栅极结构中的牺牲介电层和牺牲栅极材料层，在侧壁结构之间留下的沟槽内依次沉积界面层、高k介电层、覆盖层、功函数金属层、阻挡层和浸润层；进行金属栅极材料（通常为铝）的填充。随着半导体器件特征尺寸的不断缩减，实施后高k介电层后金属栅极工艺时，在去除牺牲介电层和牺牲栅极材料层之后进行金属栅极材料的填充之前，需要依次沉积界面层、高k介电层、覆盖层、功函数金属层、阻挡层和浸润层，所述沉积的工艺窗口受到伪栅极结构特征尺寸的极大限制，实施所述沉积之后将会影响后续金属栅极材料的正常填充，而实施先高k介电层后金属栅极工艺时，在去除牺牲栅极材料层之后进行金属栅极材料的填充之前，只需依次沉积功函数金属层、阻挡层和浸润层，不会影响后续金属栅极材料的正常填充。

实施先高k介电层后金属栅极工艺时，通常存在两种去除伪栅极结构的牺牲栅极材料层的方式。第一种方式是同时去除位于CMOS中的NMOS区和PMOS区的伪栅极结构中的牺牲栅极材料层，例如，首先，如图1A所示，隔离结构101将半导体衬底100分为NMOS区和PMOS区，在NMOS区和PMOS区均形成有伪栅极结构102，作为示例，伪栅极结构102由自下而上层叠的高k介电层102a和牺牲栅极材料层102b构成，高k介电层102a和半导体衬底100之间还形成有界面层，高k介电层102a和牺牲栅极材料层102b之间还形成有覆盖层，为了简化，图示中予以省略，在伪栅极结构102的两侧形成有侧壁结构103，在半导体衬底100上依次形成接触孔蚀刻停止层104和层间介电层105后，执行化学机械研磨以露出伪栅极结构102的顶部；接着，如图1B所示，同时去除形成于NMOS区和PMOS区的伪栅极结构102中的牺牲栅极材料层102b，沉积适用于PMOS区的功函数金属层106，覆盖位于NMOS区和PMOS区的层间介电层105、侧壁结构103和高k介电层102a；接着，如图1C所示，通过刻蚀去除位于NMOS区的功函数金属层106，沉积适用于NMOS区的功函数金属层107，覆盖位于NMOS区的层间介电层105、侧壁结构103和高k介电层102a以及位于PMOS区的功函数金属层106；最后，如图1D所示，依次沉积阻挡层108和金属栅极材料层109，以覆盖功函数金属层107，执行化学机械研磨以露出层间介电层105，完成高k-金属栅极的制作。此种方式的缺点在于，位于PMOS区的高k-金属栅极中形成有适用于NMOS区的功函数金属层107，因此不便分别独立地调整位于NMOS区和PMOS区的高k-金属栅极中的功函数金属层的功函数。