[发明专利]信息处理方法和信息处理设备

说明书

技术领域

本发明涉及信息处理的领域，更具体地，本发明涉及一种信息处理方法和信息处理设备。

背景技术

在嵌入式系统中，对大块数据的诸如读、写等的操作是相当耗费时间的，尤其是对于闪存（Flash）芯片颗粒的操作。以一条读命令为例，通常而言，操作流程将包含以下步骤。

首先，中央处理单元（如CPU）发读命令，将Flash存储体中的数据读到Flash缓存中。接下来，所述CPU通过查询或中断的方式，检查数据是否已经就绪。当确认数据已经就绪时，所述CPU发送数据直接存储器存取（DMA）命令，将Flash缓存中（或控制器缓存中）的数据读到指定的存储器中，比如外部DDR。在DMA完成后，发送中断给CPU，告之DMA任务完成。此后，所述CPU查询状态寄存器，进行纠错码（ECC）校验，以确定是否存在错误。当通过ECC校验确定存在错误时，所述CPU重新执行读命令。当通过ECC校验确定不存在错误时，结束此读命令。

上述操作对于嵌入式系统来说，比较麻烦，也需要占用相当多的CPU时间。在需要批量操作时，如需要对大块数据执行多条命令时，需要针对每条命令，对于大块数据的每一条数据顺序执行上述处理流程，因此，整个处理过程非常耗时和低效。

发明内容

有鉴于上述情况，本发明提供了一种信息处理方法和信息处理设备，其能够高效地DMA操作，减少了CPU的占用时间，降低了功耗，提高了处理效率。

根据本发明一实施例，提供了一种信息处理方法，应用于一控制器，所述控制器与处理器通信，所述信息处理方法包括：从所述处理器接收第一辅助命令，所述第一辅助命令包括命令直接存储器存取DMA命令；响应于所述第一辅助命令，以DMA方式接收来自所述处理器的多个主命令；响应于所述多个主命令，分别执行与所述多个主命令的每个对应的操作；生成中断信号；以及将所述中断信号发送到所述处理器。

所述控制器与缓存通信，并且，所述以DMA方式接收来自所述处理器的多个主命令的步骤包括：以DMA方式从所述缓存接收所述多个主命令，其中，所述多个主命令由所述处理器发送至所述缓存。

所述信息处理方法还包括：从所述处理器接收第二辅助命令，所述第二辅助命令包括数据DMA命令；并且其中，所述分别执行与所述多个主命令的每个对应的操作的步骤包括：响应于所述数据DMA命令，以DMA方式执行与所述多个主命令的每个对应的操作。

所述主命令为读命令和写命令中的至少一个，所述控制器与第一存储器和第二存储器通信，并且，所述以DMA方式执行与所述多个主命令的每个对应的操作的步骤包括：响应于所述数据DMA命令，以DMA方式依次将与每个主命令对应的数据从操作源写到操作目的地；其中，所述操作源为所述第一存储器与所述第二存储器之一，所述操作目的地为所述第一存储器与所述第二存储器中的另一个。

所述生成中断信号的步骤包括：在与所述多个主命令中的每个主命令对应的数据全部从所述缓存存储到操作目的地中之后，生成所述中断信号。

所述生成中断信号的步骤包括：对于所述多个主命令中的每个主命令，分别校验从所述缓存存储到所述操作目的地时的数据是否存在错误；以及在所述数据存在错误时，生成所述中断信号。

根据本发明另一实施例，提供了一种信息处理设备，应用于一控制器，所述控制器与处理器通信，所述信息处理设备包括：第一接收单元，从所述处理器接收第一辅助命令，所述第一辅助命令包括命令直接存储器存取DMA命令；第二接收单元，响应于所述第一辅助命令，以DMA方式接收来自所述处理器的多个主命令；执行单元，响应于所述多个主命令，分别执行与所述多个主命令的每个对应的操作；生成单元，生成中断信号；以及发送单元，将所述中断信号发送到所述处理器。

所述控制器与第一存储器通信，并且，所述第二接收单元配置为：以DMA方式从所述第一存储器接收所述多个主命令，其中，所述多个主命令由所述处理器发送至所述第一存储器。

所述信息处理设备还包括：第三接收单元，从所述处理器接收第二辅助命令，所述第二辅助命令包括数据DMA命令；并且其中，所述执行单元配置为：响应于所述数据DMA命令，以DMA方式执行与所述多个主命令的每个对应的操作。

所述主命令为读命令和写命令中的至少一个，所述控制器与第一存储器和第二存储器通信，并且，所述执行单元配置为：响应于所述数据DMA命令，以DMA方式依次将与每个主命令对应的数据从操作源写到操作目的地；其中，所述操作源为所述第一存储器与所述第二存储器之一，所述操作目的地为所述第一存储器与所述第二存储器中的另一个。