[发明专利]采用半导体纳米颗粒的非易失性存储器件

说明书

背景技术

本公开概括而言涉及半导体器件，更具体地，涉及采用半导体纳米颗粒的非易失性存储器件、包括在掩埋绝缘体层中嵌入的半导体纳米颗粒的半导体衬底以及它们的制造方法。

背景技术

非易失性存储器件需要用于以例如具有或不具有电荷的状态存储信息的信息存储器元件。例如，闪存器件（flash memory device）需要浮栅和隧穿电介质。这种信息存储器元件典型地形成在半导体衬底的顶面上方。例如，闪存器件的浮栅和隧穿电介质形成在半导体衬底的顶面上方。在闪存器件中，控制电极和控制栅极形成于隧穿电介质和浮栅的叠层上方。

作为非易失性存储器件的附加的部件的信息存储器元件的存在导致非易失性存储器件难以与逻辑器件集成。例如，非易失性存储器件的包括隧穿电介质、浮栅、控制栅极电介质和控制栅电极的栅极叠层具有与逻辑器件的包括栅极电介质和栅电极的栅极叠层不同的栅极高度。因此，在非易失性存储器件中形成信息存储器元件的需要不仅导致使用附加的处理步骤来形成信息存储器元件，而且信息存储器元件的存在也通过例如增加的半导体衬底上的结构的高度变化而干扰了用于形成逻辑器件的随后的处理步骤。

发明内容

在衬底的第一绝缘体层的顶面上沉积半导体纳米颗粒。在所述半导体纳米颗粒和所述第一绝缘体层之上沉积第二绝缘体层。然后将半导体层接合到所述第二绝缘体层以提供包括掩埋绝缘体层的绝缘体上半导体衬底，所述掩埋绝缘体层包括所述第一和第二绝缘体层以及嵌入其中的半导体纳米颗粒。在所述掩埋绝缘体层下方形成背栅电极，并且形成浅沟槽隔离结构以隔离所述背栅电极。采用相同的处理步骤在存储器件区域和逻辑器件区域中形成场效应晶体管。嵌入的纳米颗粒可用作非易失性存储器件的电荷存储器元件，其中在写入和擦除期间载流子隧穿通过所述第二绝缘体层而进入或离开所述半导体纳米颗粒。

根据本公开的一个方面，一种半导体结构包括非易失性存储器元件。所述非易失性存储器元件包括场效应晶体管，该场效应晶体管包括位于半导体层的一部分中的源极区、漏极区和体区。所述非易失性存储器元件还包括位于所述半导体层下方的掩埋绝缘体层。此外，所述非易失性存储器元件包括嵌入在所述掩埋绝缘体层中的半导体纳米颗粒。

根据本公开的另一方面，一种半导体结构包括自下而上为处理衬底（handle substrate）、掩埋绝缘体层和顶部半导体层的叠层。所述掩埋绝缘体层包括位于所述掩埋绝缘体层的最上表面与所述掩埋绝缘体层的最下表面之间的平面上的嵌入的半导体纳米颗粒。

根据本公开的另一个方面，提供了一种形成半导体材料的方法。在位于处理衬底上的第一绝缘体层的表面上沉积半导体纳米颗粒。在所述半导体纳米颗粒之上沉积第二绝缘体层。将顶部半导体层接合到所述第二绝缘体层。形成了绝缘体上半导体衬底，该绝缘体上半导体衬底包括自下而上为所述处理衬底、掩埋绝缘体层和所述顶部半导体层的叠层，所述掩埋绝缘体层包括所述第一绝缘体层和所述第二绝缘体层。

附图说明

图1是根据本公开的第一实施例，在提供包括处理衬底和位于其上的第一绝缘体层的衬底之后的第一示例性半导体结构的垂直横截视图。

图2是根据本公开的第一实施例，在沉积半导体纳米颗粒之后的第一示例性半导体结构的垂直横截视图。

图3是根据本公开的第一实施例，在沉积第二绝缘体层之后的第一示例性半导体结构的垂直横截视图。

图4是根据本公开的第一实施例，在接合包括顶部半导体层和载体衬底（carrier substrate）的衬底之后的第一示例性半导体结构的垂直横截视图。

图5是根据本公开的第一实施例，在将载体衬底从半导体层劈裂（cleaving）之后的第一示例性半导体结构的垂直横截视图。

图6是根据本公开的第一实施例，在形成背栅层之后的第一示例性半导体结构的垂直横截视图。

图7是根据本公开的第一实施例，在形成第一浅沟槽之后的第一示例性半导体结构的垂直横截视图。

图8是根据本公开的第一实施例，在形成第二浅沟槽之后的第一示例性半导体结构的垂直横截视图。

图9是根据本公开的第一实施例，在形成浅沟槽隔离结构之后的第一示例性半导体结构的垂直横截视图。

图10是根据本公开的第一实施例，在形成栅极叠层之后的第一示例性半导体结构的垂直横截视图。

图11是根据本公开的第一实施例，在形成场效应晶体管之后的第一示例性半导体结构的垂直横截视图。