[发明专利]TSV电化学沉积铜方法

说明书

技术领域

本发明涉及微电子封装领域，尤其是一种硅通孔电化学沉积铜方法。

背景技术

目前，三维集成电路是当前研究和竞争的热点，由于三维硅通孔（TSVs, Through Silicon Vias）技术能提供更短的电连接通路、能拥有更多的信号通道、能代替效率低下的引线等优点，是提高器件性能的可行途径，故其成为三维集成电路核心技术之一。 

铜由于其导电、导热性能优越，被广泛应用于TSV互连中，电化学沉积铜是TSV填充的主要工艺，是TSV技术的重要一环。

随着TSV应用的范围越来越广泛，TSV的深宽比亦随之增加，导孔通常具有大尺寸，如直径（宽）可为2-50μm，深宽比可至20、30。为了能将铜能完全填充至高深宽比的TSV中而不在TSV内部产生诸如孔洞的缺陷，需让电化学沉积的铜以自下而上的生长方式填充TSV。在电化学沉积过程中使用的阳极通常为纯铜阳极或者含磷铜阳极，电镀用的铜盐通常为硫酸铜或者甲基磺酸铜。同时，这种自下而上的电化学沉积方法常在镀液中包含各种添加剂来实施，所述的添加剂诸如作为电化学沉积加速剂的含磺烷基磺酸、二硫代氨基甲酸衍生物和双硫有机酸，如SPS（二硫二丙烷酸钠，bis(3-sulfopropyl)disulfide）、作为抑制剂的烯烃氧化聚合物，如PEG（聚乙二醇，polyethylene glycol）、作为整平剂的大分子氮基-侧基聚合物，如PEI（聚乙烯亚胺，polyethylene imine）以及卤素离子Cl^-。

在高深宽比的TSV填充过程中，如果工艺不恰当则会在TSV内部产生诸如孔洞的缺陷。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种TSV电化学沉积铜方法，该方法能够使铜牢固且有效地完全填充高深宽比的TSV中，而不会在待填充的铜金属中产生诸如空穴的缺陷。

本发明提供的TSV电化学沉积铜方法包括下述步骤：

S1.将待镀含TSV（已制作电化学沉积所需的种子层）的晶圆浸没在镀槽中含铜盐的镀液内，所述含TSV的晶圆作为阴极，另设有一个电极为阳极；所述阳极配置成与所述晶圆的表面相对。

S2.进行预通保护电流的步骤：在所述阴极（含种子层的TSV晶圆）和阳极之间通入保护电流；

S3.在预通保护电流的步骤之后，相隔一个时间间隔或者不经过时间间隔，进行电化学沉积的步骤：

在所述阴极和阳极之间通入电化学沉积电流，所述电化学沉积电流为周期性的脉冲电流，脉冲电流的单个脉冲持续时间与单个脉冲周期的比值为占空比；电化学沉积电流的脉冲幅值大于步骤S2中保护电流的幅值；

随着电化学沉积时间的推进，使得所述电化学沉积电流的脉冲幅值增大，所述电化学沉积电流的脉冲间隔时间缩短，脉冲占空比增大；以此将铜填充到TSV内。

S4.在晶圆的TSV中完全填充铜以后，停止供给所述电化学沉积电流。

根据该电化学沉积方法，为了防止在电化学沉积前，TSV内部的种子层被腐蚀，首先在阴极（含种子层的TSV晶圆）和阳极之间通入一小电流作为保护电流。在通过小电流后再通入电化学沉积电流。同时，在该小电流通入的过程中，可使镀液中的添加剂和铜离子能充分往TSV内扩散。

电化学沉积时的电流为间歇式的电化学沉积电流（脉冲电流），反复进行电流的供给和停止。当在电化学沉积电流供给停止时（即脉冲间隔时间内），利用由离子浓度梯度引起的镀液中的离子向硅通孔的扩散能够消除硅通孔内部镀液中金属铜离子浓度的减少的情况。这能够促使电化学沉积铜的自底向上的生长。

随着电化学沉积时间的推进，电化学沉积的铜逐渐填充到TSV中，TSV中未填充的部分的深度逐渐减小，亦即TSV未填充的部分深宽比逐渐减小，相应地在电化学沉积时间推进的过程中，使铜离子供给到TSV中的电流停止时间（即脉冲间隔时间）减小和电化学沉积的电流增大能够更有效地让金属铜向TSV中填充。

本发明的一个重要的优选方面在于电化学沉积电流采用分段阶梯式的脉冲电流，具体为：所述步骤S3.中进行电化学沉积的步骤分为多个阶段，在每个阶段中所述电化学沉积电流均包含一个或多个电流脉冲；后一个阶段与前一个阶段相比，所述电化学沉积电流的脉冲间隔时间缩短，所述电化学沉积电流的脉冲周期即电流供给节距缩短，而脉冲的幅值增大。分段阶梯式的脉冲电流在阴极（含种子层的TSV晶圆）和阳极间间歇地流动，使得电化学沉积的铜能自下而上、致密有效的填充到TSV中。

本发明的其它优选方面还有：