[发明专利]数字模拟转换电路

说明书

相关申请的交叉引用

本申请要求于2012年10月12日提交的日本在先专利申请JP2012-226748的优先权权益，将其全部内容结合于此供参考。

技术领域

本公开涉及一种电流附加型数字模拟转换电路。

背景技术

近几年，廉价的互补金属氧化物半导体（CMOS）被用于制造包括模拟电路和数字电路的片上系统（SOC）。其中，能够以高速运行的电流附加型数字模拟转换电路被广泛地用于视频和通信。

另一方面，消费者对高性能、更多多功能、微型化、较低功耗等的SOC有强烈需求。尤其是，较低功耗是使数字模拟转换电路（在下文中被称作D/A转换电路）的性能劣化的因素。

日本专利申请公开第2010-263660号公开了被认为与本公开相似的技术。日本专利申请公开第2010-263660号公开了一种在用于电流附加型D/A转换电路中的电流开关电路中改善动态范围的减少以获得大输出电压范围的技术，但当具有低阈值电压的晶体管在低电源电压下使用时，该技术存在问题。

发明内容

使用日本专利申请公开第2010-263660号中公开的技术允许实现获得宽动态范围所采用的D/A转换电路。然而，在日本专利申请公开第2010-263660号公开的技术中揭示了如将在后续描述的使输出电压突然下降的毛刺噪声的产生。毛刺噪声使无杂散动态范围（SFDR；其中寄生噪声不干扰基本波形且基本波形不失真并且能够确保线性度的可行动态范围）劣化。

考虑到如上所述的情况，期望提供一种消耗较少电力但实现宽SFDR特性的D/A转换电路。

根据本公开的实施方式，提供了一种数字模拟转换电路，包括多个电流生成电路。

该多个电流生成电路各自包括：恒流源，被配置为生成与预设参数对应的电流；第一金属氧化物半导体场效应晶体管（MOSFET），连接到恒流源并被配置为控制电流的供应目标；第一栅极控制部，被配置为互斥性地将第一电压和第二电压提供至第一MOSFET的栅极以控制第一MOSFET，该第一MOSFET被控制为由第一电压断开且由第二电压导通；以及第一放电开关，连接到第一栅极控制部和第一MOSFET的栅极，被控制为在当第一栅极控制部提供第二电压的同时开启以将积累在寄生电容中的电荷放电至预设目标，该寄生电容位于第一栅极控制部和第一MOSFET的栅极中，并且该第一放电开关被控制为在第一栅极控制部提供第一电压前断开。

该数字模拟转换电路进一步包括：第一电流附加线，与第一MOSFET并联连接；放电线，被配置为对所述电荷放电；第一电阻器，以预设电位连接到第一电流附加线；以及电压电源，被配置为将第二电压提供至所述第一栅极控制部。

根据本公开，可以提供一种消耗较少电力但实现宽SFDR特性的D/A转换电路。

在以下实施方式中，清楚地描述了除上述那些之外的目标、配置和效果。

如附图所示，根据以下本公开的最佳模式的实施方式的详细描述，本公开的这些及其他目标、特征和优势将变得更加显而易见。

附图说明

图1A和图1B是电流附加型数字模拟（D/A）转换电路的基本概念图和对应于一个参数的电路图；

图2A和图2B是用于描述漏-源电压与MOSFET的漏极电流之间的关系的示意图；

图3A、图3B和图3C是用于描述D/A转换电路的问题的示意图；

图4A和图4B是改进的D/A转换电路的电路图；

图5A和图5B是用于描述作为本公开的前提的技术问题的电路图和等效电路图；

图6是示出作为本公开的前提的技术的D/A转换电路的信号波形的曲线图；

图7A和图7B是各自示出实施方式的基本概念的示意图；

图8A和图8B是根据本公开的第一实施方式的D/A转换电路的电路图；

图9A和图9B是根据第一实施方式的第三开关的电路图和相应部分中的信号的时序图；

图10是码输入信号、第三开关和切换电压线的时序图；

图11A和图11B是根据本公开的第二实施方式的D/A转换电路的电路图；

图12A、图12B和图12C是示出恒压电源的变形的电路示例；

图13是根据本公开的第三实施方式的D/A转换电路的电路图；

图14是根据本公开的第四实施方式的D/A转换电路的电路图；以及

图15A和图15B是根据本公开的第五实施方式的D/A转换电路的电路图。

具体实施方式