[发明专利]快闪存储器的形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种快闪存储器的形成方法。

背景技术

目前，快闪存储器（Flash Memory）又称闪存，已经成为非挥发性存储器的主流存储器。根据结构不同，闪存可分为或非闪存（NOR Flash）和与非闪存（NAND Flash）。闪存的主要特点是在不加电的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

现有的快闪存储器包括位于基底上的核心存储电路（Cell Circuit）和位于核心存储电路周围的外围电路（Peripheral Circuit）。所述核心存储电路包括一些具有较小特征尺寸的晶体管，而外围电路主要包括具有一些较大特征尺寸的高压及中低压电路的常规MOS晶体管，如果是嵌入式，还会有相应的低压逻辑电路。其中，核心存储电路中的相邻两晶体管的栅极之间的距离非常小，而外围电路中的两晶体管的栅极之间的距离相对较大。

现有的快闪存储器的形成方法包括：

参照图1，提供基底10，所述基底10分为核心区I和外围区II，在核心区I形成有多个相互隔开的第一栅极结构20，所述第一栅极结构20包括第一介质层21、位于第一介质层21上的浮栅（Floating Gate，FG）23、位于浮栅23上的第二介质层22和位于第二介质层22上的控制栅（Control Gate，CG，相当于常规的MOS晶体管的栅极）24，在第一栅极结构20两侧的基底10中形成有第一源极、第一漏极（未示出），由于浮栅23的存在，快闪存储器可以完成三种基本操作模式：即读、写、擦除。即便在没有电源供给的情况下，浮栅23的存在可以保持存储数据的完整性；

在外围区II形成有多个相互隔开的第二栅极结构30，第二栅极结构30包括栅介质层31、位于栅介质层31上的栅极32，第二栅极结构30的线宽大于第一栅极结构20的线宽；

参照图2，在外围区II中，使用正硅酸乙酯（TEOS）沉积工艺形成氧化硅层40，氧化硅层40覆盖第二栅极结构30的侧壁、栅极32、相邻的两第二栅极结构30之间的基底，基底上的氧化硅层低于第二栅极结构30，但是，在核心区I中，两相邻第一栅极结构20之间的空隙中也填充有氧化硅41；

参照图3，在外围区II中，图形化氧化硅层40（参照图2），在第二栅极结构30两侧形成侧墙33；之后，以侧墙33为掩模，在第二栅极结构30两侧基底中形成第二源极、第二漏极（未示出）。

但是，参照图3，在相邻第一栅极结构20之间的空隙中填充有氧化硅41，由于相邻第一栅极结构20之间的空隙具有较大深宽比，无法有效去除氧化硅41。在后续工艺中，在第一源极、第一漏极表面形成金属硅化物阻挡层（Salicide Block，SAB）时，氧化硅41形成阻挡，在第一源极、第一漏极表面不能形成金属硅化物阻挡层。这样，在形成互连结构中，导电插塞直接与第一源极、第一漏极电连接，使得导电插塞与第一源极之间、导电插塞与第一漏极之间的接触电阻增大，减慢了信号传递速度，降低快闪存储器的性能。

发明内容

本发明解决的问题是，使用现有技术形成的快闪存储器，信号传递速度较慢，快闪存储器的性能不佳。

为解决上述问题，本发明提供一种快闪存储器的形成方法，该快闪存储器的形成方法包括：

提供基底，所述基底分为核心区和外围区，在所述核心区形成有多个相互隔开的第一栅极结构，所述第一栅极结构包括第一介质层、位于所述第一介质层上的浮栅、位于所述浮栅上的第二介质层、位于所述第二介质层上的控制栅，所述外围区形成有栅极结构材料层，所述栅极结构材料层包括栅介质材料层和位于所述栅介质材料层上的栅极材料层；

在靠近所述第一栅极结构上表面的侧壁形成第一侧墙，相邻两个第一侧墙相互隔开；

形成第一侧墙后，图形化所述栅极结构材料层形成第二栅极结构，所述第二栅极结构包括栅介质层和位于栅介质层上的栅极；

在所述第二栅极结构侧壁形成第二侧墙。

可选地，在靠近第一栅极结构上表面的侧壁形成第一侧墙的方法包括：

形成填充材料层，所述填充材料层填充相邻两第一栅极结构之间的空隙、所述核心区与外围区之间的空隙，所述填充材料层的高度小于所述第一栅极结构的高度；

沉积第一侧墙材料层，所述第一侧墙材料层覆盖第一栅极结构、填充材料层和栅极结构材料层；

去除第一栅极结构上、栅极结构材料层上的第一侧墙材料层，剩余第一栅极结构侧壁的第一侧墙材料层，剩余的第一侧墙材料层作为第一侧墙；