[发明专利]减少电荷泵提升器梯级中静电放电效应的装置和方法

说明书

本发明提供了减少电荷泵提升器梯级中静电放电效应的装置和方法。根据本发明的电压倍增器包括：多个电压倍增器单元，每个电压倍增器单元包括：至少两个交叉耦合MOS反相器；输入节点，其电耦合到第一多个MOS反相器并且配置成接收输入电压；输出节点，其电耦合到第一多个MOS反相器并且配置成输出输出电压；以及电容器，其与第一多个MOS反相器并联地电耦合到输入节点和输出节点，并且配置成把在输出节点接收到的静电脉冲的一部分分配到输入节点。多个电压倍增器单元被成序列地电耦合，使得除了多个电压倍增器单元中的最终单元以外，多个电压倍增器单元中的每个单元的输出节点被电耦合到所述序列中的紧邻着的后一个电压倍增器单元的输入节点。

技术领域

本发明涉及微电子和半导体电路。更具体地，本发明涉及电荷泵电压倍增器。更具体地，本发明涉及减少这种倍增器中快速负载变化或片外静电放电的负面效应。

背景技术

通过电容耦合互补时钟信号驱动的交叉耦合MOS反相器单元是电荷泵中的高效构造模块。这些单元可以用于提升输入直流（DC）电压至较高的电压输出水平。这些单元还可以用于降低输入直流电压至较低的电压输出水平。正输入直流电压可以任选地被降低至零伏以下的输出水平。

这些单元的已知应用在P.Favrat、P.Deval、M.J.Declercq的“A High-EfficiencyCMOS Voltage Doubler”（IEEE Journal of Solid-State Circuits,Vol.33,No.3,March1998）和R.Pelliconi等人的“Power Efficient Charge Pump in Deep SubmicronStandard CMOS Technology”（Proc.27 ESSCIRC,2001）中被提出。如图1所示，其是Pelliconi的图1的备选图示或者J.Cha的“Analysis and Design Techniques of CMOSCharge-Pump-Based Radio-Frequency Antenna-Switch Controllers”（IEEE Trans.OnCircuits and Systems–I:Regular Papers,Vol.56,No.5,May 2009）的图2的一部分，这些公开描述了可以充当电压倍增器的双桶（dual-bucket）单元。

如图1所示，这里，输入电压Vlow被输入到两个MOSFET反相器。第一反相器包括NMOS晶体管M1和PMOS晶体管M3，而第二反相器包括NMOS晶体管M2和PMOS晶体管M4。两个反相器的输出都耦合到输出电压Vhigh。时钟信号clk经由电容器C1耦合到M1和M3的栅极以及M2和M4的漏极。这里并未示出用于产生时钟信号的电路，但是用于产生时钟信号的许多电路对本领域普通技术人员而言是熟知的。时钟信号clk的反相信号被表示为反相时钟信号nclk，在clk为高电平时nclk为低电平，反之亦然。并未示出用于产生信号nclk的电路，但是其在本领域中是熟知的。反相时钟信号nclk经由电容器C2耦合到M2和M4的栅极以及M1和M3的漏极。本领域普通技术人员将会认识到以下方式：图1所示的电路可以在节点Vhigh输出的电压比在节点Vlow输入的电压高。

例如图1所示类型的双桶单元可以通过把一个单元的输出Vhigh电连接到第二单元的输入Vlow而被级联成多个级从而获得作为输入电压的较高倍数的输出电压。这可以重复任意次数，只要电路能够处理输入和输出电压水平。这类示例性配置被记述在R.Pelliconi等人的“Power Efficient Charge Pump in Deep Submicron Standard CMOSTechnology”（Proc.27ESSCIRC,2001）中。