[发明专利]用于物理编码子层的加扰方法及装置

说明书

技术领域

本发明涉及通讯芯片领域，具体涉及一种用于物理编码子层的加扰方法及装置。

背景技术

在通讯芯片中，物理编码子层（PCS）位于链路层和物理介质之间。如图1所示，物理编码子层（PCS）负责按照物理介质的特殊要求，将链路层的数据进行编码和解码，链路层和物理介质之间的收发收需要经过物理编码子层（PCS）才能实现。

目前，物理介质的传输速率已经达到10Gbps~40Gbps。在该速率范围下，为了保证传输数据的正确性，需要遵循IEEE802.3ae标准的64位扰码器和66位间隔的01/10检测机制。

如图2所示， 64位的输入数据X进入发送端的扰码器后，发送端的扰码器按照加扰多项式X^X³⁹^X⁵⁸进行加扰。其中X代表当前待加扰的数据位，X³⁹和X⁵⁸分别代表当前数据的前39和58位，^为异或运算符。最后，在64位的加扰结果的右侧附加上随机的01或者10，从而形成最终的66位编码结果。与发送端的过程相反，在接收端，按照IEEE802.3ae的定义，将检测连续的多个01和10字串，从而划定64位扰码数据的边界。而后将扰码结果送入对应的解扰器，以获得原属的64位输入数据。对于图2所示的加扰多项式，其解扰多项式也是X^X³⁹^X⁵⁸，即使用同一个多项式完成加扰和解扰操作。链路层给出的数据宽度通常为96位。而为了提升传输带宽，通常需要将这96位数据分布在8个物理介质上同步传输，因此每个物理介质在每个周期只能得到12位数据（一个分组数据）。为了使用图2编码器，如图3所示，必须等待至少5个周期凑齐60位数据才能进行一轮编码，这就导致了4个周期的额外延迟。由此可见，现有技术的物理编码子层存在加扰效率低、加扰延迟大的缺点。

发明内容

本发明要解决的技术问题是提供一种每周期能够完成一次编码、加扰效率高、加扰延迟低的用于物理编码子层的加扰方法及装置。

为了解决上述技术问题，本发明采用的技术方案为：

一种用于物理编码子层的加扰方法，其特征在于实施步骤如下：

1）通过一个移位寄存器接收本轮加扰数据按照物理介质分组传输的每一个分组数据，所述移位寄存器将其存储的线性序列每一个周期向左移动一个分组数据的长度；

2）根据标准加扰多项式将移位寄存器中存储的线性序列进行加扰；

3）通过状态机检测当前分组数据在本轮加扰数据中的位置，如果当前分组数据为本轮加扰数据的非最末组数据时，则直接将加扰结果输出；如果当前分组数据为本轮加扰数据的最末组数据时，则将加扰结果插入边界标记后输出。

作为本发明用于物理编码子层的加扰方法的进一步改进：

所述步骤1）中接收的每一个分组数据包含12位输入数据和1个有效位，所述1个有效位用于表示12位输入数据是否为有效数据，所述移位寄存器为60位移位寄存器。

所述步骤2）中标准加扰多项式为X^X³⁹^X⁵⁸，其中X为当前的待加扰数据位，X³⁹为所述移位寄存器中的前39位，X⁵⁸为所述移位寄存器中的前58位，^为异或运算符。

所述步骤3）中将加扰结果插入边界标记具体是指将加扰结果的最低位进行取反，附加在13位加扰结果的最低位，使得在加扰结果的高12位的尾部形成由“01”或“10”构成的边界标记。

本发明还提供一种用于物理编码子层的加扰装置，包括：

移位寄存器，用于接收本轮加扰数据按照物理介质分组传输的每一个分组数据，将其存储的线性序列每一个周期向左移动一个分组数据的长度；

扰码器，根据标准加扰多项式将移位寄存器中存储的线性序列进行加扰；

数据输出模块，用于通过状态机检测当前分组数据在本轮加扰数据中的位置，如果当前分组数据为本轮加扰数据的非最末组数据时，则直接将加扰结果输出；如果当前分组数据为本轮加扰数据的最末组数据时，则将加扰结果插入边界标记后输出。

作为本发明用于物理编码子层的加扰装置的进一步改进：

所述移位寄存器为60位移位寄存器，所述移位寄存器接收的每一个分组数据包含12位输入数据和1个有效位，所述1个有效位用于表示12位输入数据是否为有效数据。