[发明专利]电子器件、光掩模以及显示装置的制造方法

说明书

技术领域

本发明涉及利用光刻的电子器件的制造方法，尤其涉及显示装置的制造方法。还涉及在上述制造方法中使用的光掩模及其制造方法。

背景技术

在专利文献1中，记载了用于在电光装置或半导体装置的制造工艺中以良好的对位精度形成图案的方法。在专利文献1中记载了如下方法：测量上层侧的对位标记的中心相对于下层侧的对位标记的中心的偏差量，重复执行预定的作业直到偏差量处于允许值以内。

在专利文献2中记载了可制造高品质的TFT(薄膜晶体管)的灰度掩模(gray tone mask)(在本发明中也称作“多色调光掩模”)的制造方法。

在专利文献3中记载了光掩模图案的评价方法及其装置。

【专利文献1】日本特开2003-209041号公报

【专利文献2】日本特开2005-37933号公报

【专利文献3】日本特许3136218号公报

专利文献1涉及电光装置的制造方法、半导体装置的制造方法，特别涉及在形成层叠图案的方法中，与现有的方法相比能够提高重合精度的图案形成方法。

例如在液晶显示装置等电光装置或LSI等半导体装置的制造工艺中，通过对各种导电膜和绝缘膜进行层叠来形成晶体管、二极管、电容器、电阻等元件或布线等(以下称作“电子器件”)。此时，例如为了得到具有与设计相符的电气特性的电子器件，构成该电子器件的多个层的相互间的对位精度十分重要。例如，对于有源矩阵方式的液晶显示装置中所使用的薄膜晶体管(Thin Film Transistor，以下简单记作“TFT”)而言，在构成TFT的多个层各自的图案中，如果形成于钝化层(绝缘层)的接触孔未准确地与处于其下层侧的连接部对准，则不能保证液晶显示装置的正确动作。这样的情况在LSI等半导体装置中也完全相同。

在这些层叠构造中，大多利用以下工序：适当地重复执行成膜和构图，使用具有不同的转印用图案的光掩模，对被层叠的各个膜应用光刻工序来进行构图。此时，作为各个构图时的对位，能够在上层侧的构图时参照设置于下层侧的对准标记来进行对位。

但是，即使专利文献1所公开的方法对于对准误差的测量、评价是有用的，也不能说仅用该方法就可以使对准误差本身有效地减小。

此外，根据本发明人的研究，在具有层叠构造的电子器件中产生的对准误差的原因有多个，这些对准误差累加地表现在制造出的电子器件中。

专利文献2记载了如下方法，该方法用于在灰度掩模的制造工序中，防止由于多次进行的光刻工序、即需要多次执行的描绘工序的重合偏差，而可能产生使用该光掩模制造出的TFT的误动作。

此外，专利文献3中记载了如下方法：在光掩模的描绘工序中，对抗蚀剂膜描绘图案时，不一定与基于设计坐标数据的图案完全一致。因此，在专利文献3中记载了从整体图案的配置偏差的观点出发来评价掩模图案是否良好的方法。

即，对于表现为电子器件的对准误差的位置偏差，除了在专利文献1中提及的多个层的重合精度所引起的位置偏差以外，所使用的光掩模已经具有的转印用图案的坐标偏差所引起的位置偏差也会产生影响。

另外，在形成电子器件的多层构造时，按照每层将不同的光掩模放置到曝光装置，读取对准标记并层叠图案。根据本发明人的研究可知，此时使用的曝光装置所引起的对准误差(EA)大约为±0.6μm左右。

另外，根据本发明人的研究可知：所使用的光掩模自身具有的对准误差成分(关于专利文献3所做的说明的、1次描绘中出现的与理想坐标的偏差成分因多次描绘中的重合而合成后的误差，即掩模自身的对准误差成分EM)为与上述EA大致相同的水平，即±0.5μm左右。

此外，此处要关注的是，对于在具有层叠构造的电子器件中产生的对准误差的评价，相比各层的坐标绝对值，通过层间的相对偏差的评价来进行对准误差的评价更加恰当。即，如果层1和层2相对于假想的理想坐标在相同方向上具有相同量的对准误差成分，则其重合精度不会产生劣化，对电子器件的性能也没有较大的不良影响。但是，当具有不同方向的对准误差成分时，有时会由于其累加而成为可能使器件产生误动作的对准误差量。

发明内容

因此，在本发明中，考虑到上述情况，特别研究并实现了减小对准误差成分EM的方法。即，本发明的目的在于得到如下的电子器件的制造方法：该方法能够减小在电子器件的制造工序中使用的光掩模自身具有的对准误差成分、即1次描绘中出现的坐标偏差成分因多次描绘中的重合而合成地产生的对准误差成分EM。