[发明专利]氮化物功率晶体管及其制造方法

说明书

技术领域

本发明涉及微电子技术领域，特别是涉及一种氮化物功率晶体管以及制造该氮化物功率晶体管的方法。

背景技术

第三代半导体材料氮化镓（GaN）由于具有禁带宽度大、电子饱和漂移速度高、击穿场强高、导热性能好等特点，已经成为目前的研究热点。在电子器件方面，氮化镓材料比硅和砷化镓更适合于制造高温、高频、高压和大功率器件，因此氮化镓基电子器件具有很好的应用前景。

以往氮化镓功率晶体管都是在蓝宝石或碳化硅衬底上制成的，由于氮化镓异质结导电沟道的特殊性及工艺难度所限，氮化镓功率晶体管基本都是平面结构，因为衬底很厚且击穿电场较高，所以器件一般是横向击穿，通过一些平面优化技术，如场板结构、增加栅极与漏极距离等可以提高器件的击穿电压。但是蓝宝石和碳化硅衬底材料比较贵且难以实现大尺寸的衬底材料和外延层，所以氮化镓功率晶体管成本很高，难以市场化。

目前在大尺寸硅衬底上生长氮化镓功率晶体管的技术日趋成熟，并且成本较低，是推动氮化镓功率晶体管市场化的主流方向。但是由于硅材料本身的导电性和低的临界电场，硅基氮化镓功率晶体管都存在一个饱和击穿电压，该饱和击穿电压由硅衬底上生长的氮化物外延层厚度来决定。此外，为了避免器件中静电的积累而导致ESD（静电放电）和为了在电路中实现电压匹配，衬底接地是必不可免的选择，这导致氮化镓功率晶体管的击穿电压在衬底接地时减少一半，所以提高硅衬底上氮化物功率晶体管的击穿电压是目前急需解决的问题。

通过增加外延层厚度的方法可以提高硅衬底氮化物高压器件的击穿电压，尽管目前在硅材料上生长氮化物外延层的技术正日趋成熟，但是因为硅材料和氮化物之间存在巨大的晶格失配和热失配，生长的氮化物外延层厚度受到极大的限制，一般来说大约在2um至4um左右，生长过厚的氮化物外延层不仅会需要更长的时间，提高成本、降低产能，而且外延层的质量会变差，容易翘曲或龟裂，增加工艺难度，降低成品率等等。

衬底接地后，器件的击穿很多时候为纵向击穿，纵向击穿电压由外延层的可耐受电压和硅衬底的可耐受电压决定。外延层受器件结构及生长工艺限制变化不大，可通过改善衬底的耐压性来提高整个器件的击穿电压。

硅衬底的厚度一般是固定的，过厚会增加成本，并且影响硅上氮化物外延层的质量，也会增加工艺难度，所以通过增加衬底厚度来提高硅衬底耐压性并不可行。

在硅半导体器件中，用硅材料制作的PN二极管可以承受很高的反向外加电压。一般是在硅衬底中通过掺杂形成N型掺杂区域和P型掺杂区域，两个掺杂区域内部会形成一个PN结，形成空间电荷耗尽区，空间电荷区内部导电的电子和空穴非常少，近似于零，类似于一个高阻区，击穿电场比较高，可以承受一定的外加电压。空间电荷区可耐受的电压与其宽度有关，空间电荷区越宽，所能耐受的电压越大，即PN二极管的击穿电压就越大。空间电荷区的宽度受掺杂浓度和外加电压的影响，一般随着外加电压的增加空间电荷区的宽度逐渐变大，掺杂浓度较高时空间电荷区较窄，相比同样电压下掺杂浓度较低时空间电荷区宽度较宽，可以承受更高的外加电压。当N型掺杂区域和P型掺杂区域内部的电子和空穴被完全耗尽时，空间电荷区的宽度便不会再扩展，继续增加外加电压空间电荷区就会击穿。因为硅掺杂工艺成熟稳定，可以形成不同结构、不同浓度的掺杂分布，所以产生了能够耐受不同电压的PN二极管。

因此，针对上述技术问题，有必要提供一种氮化物功率晶体管及其制造方法。

发明内容

有鉴于此，本发明的目的在于提供一种击穿电压高的氮化物功率晶体管及其制造方法。通过外延掺杂或离子注入的方法在硅衬底内部引入纵向P型掺杂半导体层和N型掺杂半导体层，P型掺杂半导体层和N型掺杂半导体层内部会形成空间电荷区，空间电荷区内部的导电电子和空穴被完全耗尽，不存在导电沟道，近似于一个高阻区，可以承受一定的外加电压。空间电荷区所能耐受的电压与空间电荷区的高度有关，空间电荷区越高，可以耐受的电压越大。

硅衬底中引入的P型掺杂半导体层和N型掺杂半导体层所形成的空间电荷区相当于在导电硅衬底中插入了一层高电压耐受层，提高了硅衬底的耐压性，进而提高了整个器件的击穿电压，尤其是在硅衬底接地的情况下，大大提高了漏极与衬底电极之间的纵向击穿电压。

为了实现上述目的，本发明实施例提供的技术方案如下：

一种氮化物功率晶体管，所述氮化物功率晶体管包括：

硅衬底，所述硅衬底中包括用以形成空间电荷耗尽区的不同掺杂的半导体复合结构；

位于所述硅衬底上的氮化物成核层；

位于所述氮化物成核层上的氮化物缓冲层；