[发明专利]薄膜晶体管的制造方法

说明书

技术领域

本发明涉及电子领域，尤其涉及一种薄膜晶体管的制造方法。

背景技术

薄膜晶体管（TFT）在电子装置中被广泛地作为开关装置及驱动装置使用。具体地，因为薄膜晶体管可形成在玻璃基板或塑料基板上，所以它们通常用在诸如液晶显示装置（LCD）和有机发光显示装置（OLED）的平板显示装置领域。

氧化物半导体由于具有较高的电子迁移率（氧化物半导体迁移率>10cm²/Vs，a-Si迁移率仅0.5～0.8cm²/Vs），而且相比低温多晶硅（LTPS），氧化物半导体制程简单，与a-Si制程相容性较高，具有良好的应用发展前景，为当前业界研究热门。当前对氧化物半导体的研究，以铟镓锌氧化物（InGaZnO，IGZO）半导体最为成熟。

铟镓锌氧化物半导体在具有较高的电子迁移率、制程简单等优点的同时，也存在稳定性差，受温湿度变化影响大，铟镓锌氧化物半导体薄膜晶体管电性随时间漂移，而且对制程条件（成膜速率、制程气氛、制程温度、湿度控制等）要求较高。此外，除了对铟镓锌氧化物半导体层本身，对绝缘层，铟镓锌氧化物半导体层与绝缘层的接触界面，铟镓锌氧化物半导体层与金属接触界面都有较高的要求。

现有的，底栅共平面结构（Bottom gate coplanar）的铟镓锌氧化物半导体薄膜晶体管，铟镓锌氧化物半导体在源/漏极（Source/Drain）电极之后形成，可以避免背沟道刻蚀（Back channel etching，BCE）结构薄膜晶体管的源/漏极制程对铟镓锌氧化物半导体层的破坏。但底栅共平面结构（如图1所示）中，由于栅极绝缘层（Gate insulator，GI）100自身存在缺陷，及后续源/漏极300制程可能对栅极绝缘层100表面破坏，使得栅极绝缘层100表面存在较多缺陷500，因此，在铟镓锌氧化物半导体层700制作后，铟镓锌氧化物半导体层700与栅极绝缘层100界面存在较多缺陷500，限制电子/空穴的移动，给薄膜晶体管电性带来不良影响。请参阅图2现有的底栅共平面结构薄膜晶体管的电性曲线图，由曲线图可知，在漏极电压Vd=0.1V时，漏极最大电流Id仅为10^-10A；在漏极电压Vd=10V时，漏极最大电流Id仅为10^-7A，电性相对较差。

发明内容

本发明的目的在于提供一种薄膜晶体管的制造方法，其能有效修复栅极绝缘层与氧化物半导体层界面的缺陷，进而改善底栅共平面结构薄膜晶体管的电性。

为实现上述目的，本发明提供一种薄膜晶体管的制造方法，该薄膜晶体管为底栅共平面结构，包括以下步骤：

步骤1、提供基片；

步骤2、在基片上形成栅极；

步骤3、在栅极与基片上形成栅极绝缘层；

步骤4、在栅极绝缘层上形成源/漏极，且该源/漏极上覆盖有感光材料层；

步骤5、对栅极绝缘层表面进行等离子体处理；

步骤6、去除源/漏极上感光材料层；

步骤7、在源/漏极及栅极绝缘层上形成氧化物半导体层，并图案化该氧化物半导体层。所述氧化物半导体层为铟镓锌氧化物半导体层。

所述等离子体为氯基等离子体。

以氯基等离子体进行等离子体处理时，腔体内气压为2.0～100mT，高射频为10～30000W；低射频为10～20000W；冷却气压为10～10000mT；气体体积流量为10～5000sccm；处理时间为1～150S。

所述等离子体为氟基等离子体。

以氟基等离子体进行等离子体处理时，腔体内气压为2.0～100mT，高射频为10～30000W；低射频为10～20000W；冷却气压为10～10000mT；气体体积流量为10～5000sccm；处理时间为1～150S。

所述等离子体为氧基、氮基、磷基或碳基等离子体。

所述基片为玻璃基片。

所述步骤4包括：先在栅极绝缘层上依次形成金属层与感光材料层，再通过掩模板对感光材料层进行曝光，去除曝光的感光材料层后，对露出的金属层进行蚀刻，进而形成源/漏极，且该源/漏极覆盖有感光材料层。

所述栅极、源/漏极包含有铝；所述栅极绝缘层包含有氧化硅、氮化硅其中之一或其组合。

本发明的有益效果：本发明的薄膜晶体管的制造方法，通过对栅极绝缘层表面进行等离子体处理，有效修复栅极绝缘层与氧化物半导体层界面的缺陷，进而改善底栅共平面结构薄膜晶体管的电性。