[发明专利]一种薄膜晶体管及其制作方法、阵列基板和显示装置

说明书

技术领域

本发明涉及薄膜晶体管显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、阵列基板和显示装置。

背景技术

氧化物薄膜晶体管由于具有较高的电子迁移率，并且制作工艺相对简单，其已成为显示领域的主流产品。

氧化物薄膜晶体管在制作过程中，为了补偿氧化物半导体的不稳定性，通常在有源层上形成刻蚀阻挡层，并且在刻蚀阻挡层上形成两个圆形过孔，以实现薄膜晶体管源电极与漏电极的电性接触。具体的，如图1A所示为现有氧化物薄膜晶体管在图1B中AA’方向上的剖面示意图，包括栅极10，栅极绝缘层11，有源层12，刻蚀阻挡层13，以及形成在刻蚀阻挡层13之上的源电极14和漏电极15，其中刻蚀阻挡层13上设置有两个相对的圆形过孔131,薄膜晶体管的源电极14和漏电极15分别通过这两个圆形过孔131与有源层12接触导通，两个圆形过孔131间的距离决定薄膜晶体管的沟道长度，圆形过孔131的直径决定薄膜晶体管的沟道宽度。

通常在刻蚀阻挡层13上形成圆形过孔131时，需要设置两个圆形过孔131之间的间距，并且两个圆形过孔之间的间距需要满足曝光工艺所要求的解像力以及源漏极配线之间的覆盖公差，目前应用在大面积平板显示工艺中的曝光机解像力一般在4微米左右，圆形过孔与源漏极配线之间的覆盖公差各为3微米左右，故现有的氧化物薄膜晶体管中薄膜晶体管沟道长度需要设置在10微米左右，如图1B所示。

薄膜晶体管的沟道长度影响薄膜晶体管的开启电流，沟道长度越小薄膜晶体管的开启电流就越大，然而现有的氧化物薄膜晶体管中薄膜晶体管沟道长度与沟道长度约为4微米的多晶硅薄膜晶体管相比，约为2.5倍，使薄膜晶体管的开启电流减小，严重降低了薄膜晶体管的性能，故如何减小氧化物薄膜晶体管中沟道长度，是氧化物薄膜晶体管技术研究所要解决的问题之一。

发明内容

本发明的目的是提供一种薄膜晶体管及其制作方法、阵列基板和显示装置，以解决现有氧化物薄膜晶体管沟道长度过大，影响薄膜晶体管性能的问题。

本发明的目的是通过以下技术方案实现的：

本发明一方面提供一种薄膜晶体管，包括有源层，覆盖于所述有源层之上的刻蚀阻挡层，以及位于所述刻蚀阻挡层之上的源电极和漏电极，所述刻蚀阻挡层具有一过孔，所述过孔侧壁暴露刻蚀阻挡层侧断面，所述过孔底面暴露有源层表面；

所述源电极覆盖所述过孔侧壁暴露的所述刻蚀阻挡层的第一侧断面、以及所述过孔底面暴露的所述有源层的第一表面区域；

所述漏电极覆盖所述过孔侧壁暴露的所述刻蚀阻挡层的第二侧断面、以及所述过孔底面暴露的所述有源层的第二表面区域；

所述第一侧断面与所述第二侧断面不重叠，所述第一表面区域与所述第二表面区域不重叠。

本发明提供的薄膜晶体管，在刻蚀阻挡层上形成一个过孔，源电极和漏电极共享该过孔并实现与有源层的覆盖连接，形成的沟道长度无需再考虑源漏极配线与过孔之间的覆盖公差，能够减小沟道的长度，进一步能够提高薄膜晶体管的开启电流，提高薄膜晶体管的整体性能。

进一步的，本发明实施例中所述有源层具有一容置空间，所述容置空间位于有源层被所述过孔底面暴露、且未被所述源电极和所述漏电极覆盖的部分，能够避免被暴露的有源层被污染，以提升薄膜晶体管的特性。

所述过孔底面暴露的，且未被所述源电极和所述漏电极覆盖的有源层为绝缘体，能够避免被暴露的有源层被污染，以提升薄膜晶体管的特性。

更进一步的，本发明中所述过孔在平行于所述有源层表面方向上的截面图形为椭圆形，以更好的实现源电极和漏电极不接触，并实现二者分别与有源层的覆盖连接。

所述过孔在平行于所述有源层表面方向上的截面图形为长条形，以更好的实现源电极和漏电极不接触，并实现二者分别与有源层的覆盖连接。

本发明另一方面提供了一种阵列基板，该阵列基板包括上述薄膜晶体管，源电极和漏电极共享一个过孔并实现与有源层的覆盖连接，形成的沟道长度无需再考虑源漏极配线与过孔之间的覆盖公差，能够减小沟道的长度，进一步能够提高薄膜晶体管的开启电流，提高薄膜晶体管的整体性能。

本发明再一方面还提供了一种显示装置，该显示装置包括上述阵列基板，源电极和漏电极共享一个过孔并实现与有源层的覆盖连接，形成的沟道长度无需再考虑源漏极配线与过孔之间的覆盖公差，能够减小沟道的长度，进一步能够提高薄膜晶体管的开启电流，提高薄膜晶体管的整体性能。

本发明还提供了一种薄膜晶体管的制作方法，包括：

依次形成栅极、栅极绝缘层、有源层和刻蚀阻挡层；