[发明专利]预测计数器

说明书

根据示例性实施方案，诸如数字信号处理器（DSP）的处理器具备用作预测计数器的寄存器。所述预测计数器可以包括两个以上有用值，且除用作用于执行指令的条件以外，还可以追踪循环或条件分支内的嵌套级。在某些情况下，所述预测计数器可以被配置来以单指令多数据（SIMD）模式或寄存器内SIMD（SWAR）模式进行操作。

相关申请的交叉参考

本申请要求2012年10月23日提交且名为“Predicate Counter”的美国临时申请第61/717,541号的优先权，该申请的全部内容以引用方式并入。2012年12月19日提交且名为“Memory Interconnect Network Architecture for Vector Processors”的同在申请中的美国申请第13/720,624号(“624申请”)的全部内容也以引用方式并入本文中。

技术领域

本公开大体上涉及并行处理，且更特别地说涉及一种采用预测计数器的向量处理器。

背景技术

并行处理通常是由用于最优化处理应用程序的处理器（例如，用于最优化数字信号处理应用程序的数字信号处理器（DSP））来实施。处理器可用作单指令多数据（SIMD）或数据并行处理器以实现并行处理。在SIMD操作中，将一个指令发送到处理器的多个处理元件，其中每个处理元件可独立地对不同数据执行相同操作。对持续较高产量和增加性能的要求不断增长已造成寄存器内SIMD（SWAR），其中处理元件可作用于其相关寄存器内的多组数据。例如，一个32位寄存器可以包括四个8位数据、八个4位数据或三个10位数据，其每个可由一个处理元件并行操作。

虽然在处理器的硬件中实施SWAR相对便宜，但是从编程的观点来看SWAR面临诸多挑战。例如，SWAR编程通常必需来自并非ISO C或C++标准的部分的高级语言（诸如C/C++）的固有、内联汇编和/或专有向量数据类型（诸如float2、int4、short4，等等）。因为这些编程选项（专有向量数据类型、固有和/或内联汇编）为处理器所特有，所以SWAR编程难以移植原有代码。此外，因为SWAR编程对向量处理器添加额外等级的并行处理，所以常规处理器由于确保处理器识别两个等级的并行操作（双向并行）而增加程序员的负担：（使用SWAR的）处理元件内的一个等级的并行处理和跨处理器的向量单元的处理元件的另一等级的并行处理。因此，虽然用于执行并行处理的现有处理器架构和相关方法通常适用于其希望目的，但是在所有方面其并非完全令人满意。

附图说明

在阅读附图后根据下列详述会充分了解本公开。本公开强调：根据业界标准实践，各个特征并未按比例绘制且仅用于说明目的。实际上，为了明确论述，可以任意增加或减小各个特征的尺寸。

图1是包括预测计数器的示例性数字信号处理器的方框图。

图2是被配置来执行寄存器内SIMD操作的数字信号处理器内的寄存器的方框图。

具体实施方式

概述

一方面，本发明公开了一种处理器，其包括：处理元件；序列发生器，其被配置来将条件可执行的指令提供到处理元件，其中条件是由预测计数器中编码的预测提供；和预测计数寄存器，其被配置来接收两个以上有意义的值和提供其值作为预测计数。

另一方面，本发明公开了一种由计算机执行的方法，其包括：接收与预测计数器被配置来接收两个以上有用值相关的指令；如果预测计数器是第一值，那么执行指令；和如果预测计数器不是第一值，那么忽略指令。

在另一实施方案中，本发明公开了一种有形计算机可读介质，其上存储当执行时命令处理器进行以下各项的软件指令：读取预测计数器，预测计数器具有两个以上有用值；读取条件指令；如果预测计数器是第一值，那么执行指令；如果预测计数器不是第一值，那么忽略指令并基于预测计数器的值操控预测计数器。