[发明专利]目录的存储方法、查询方法及节点控制器

说明书

技术领域

本发明涉及计算机技术领域，尤其涉及一种目录的存储方法、查询方法及节点控制器。

背景技术

在由高性能的中央处理器（Central Processing Unit，CPU，后文也简称处理器）组建的缓存一致性非对称存储器访问（Cache Coherence Non-Uniform Memory Access，CC-NUMA）系统中，由于CPU本身的对接扩展能力有限，所以需要将CC-NUMA系统中的多个CPU划分到不同节点（Node）中，再由节点控制器（Node Controller，NC）进行多CPU扩展，以增加可并行运行的CPU个数，从而提升CC-NUMA系统的性能。

一个简单的CC-NUMA系统的结构示意图如图1所示。图1所示的CC-NUMA系统共包含N+1个节点，分别为Node0～NodeN。以Node0为例，其包含一个NC以及由该NC控制的n个CPU。其中，每个CPU都有自己的高速缓冲存储器（Cache），该Cache具体可以为L3Cache，即图1中标示的L3。此外，每个CPU还可以进行内存扩展，比如可以在CPU原有内存的基础上，通过新增如图1所示的双列直插内存模组（Dual in-line memory module，DIMM）来实现对CPU的内存扩展。

在图1所示的系统中，每个CPU都有自己的L3Cache，并且可以进行内存扩展，该系统中的任意CPU可以对该系统中的除该CPU外的其他CPU的内存进行一致性访问。

按照现有技术，针对每个NC而言，其需要通过保存如图1所示的Dir即目录（Directory），来实现记录该NC所在节点内的CPU内存中的数据被其他节点（即不同于该NC所在节点的其他节点，也称远端节点）的CPU缓存的情况，以维护不同节点间的数据一致性。比如，假设Node1中的CPU缓存了Node0中的CPU的内存中的某数据，则控制Node0的NC需要利用一个Dir来记录该数据被Node1缓存这一情况，并在该目录中对Node1中的CPU对该数据的占用状态（可能为共享或独占）进行标示。由于对CPU的内存扩展可能使得CPU具有容量非常大的内存，因此，为了实现对远端节点对于CPU的内存中的数据的缓存情况进行充分记录，维护目录的NC上通常也可以通过新增DIMM的方式来实现对目录的存储空间进行扩展，以满足大量的目录对于存储空间的需求量。

一般地，目录与CPU的内存中的数据量的对应关系是：一条目录对应CPU内存中的一个缓存块（Cache Line），即每一条目录记载的是一个Cache Line的数据被远端节点缓存的情况。其中，一个Cache Line的数据量大小可以是512bit。

以Ivy-Bridge EX这一CPU为例，其L3Cache的容量为37.5MB，从而每个这样的CPU实际可以缓存的Cache Line的最大个数为37.5MB/64B=600K个。对于一个32P的CC-NUMA系统，即共包含32个CPU的CC-NUMA系统而言，由于针对该系统中的任何一个节点，其对应的所有远端节点共包含30个CPU，从而该节点的NC总共需要维护的目录的最大个数为30×600K=18M个。由于对于任何一个CPU而言，其对于远端节点中数据的缓存状态是处于变化中的，因此这也就使得NC维护的目录处于动态变化中。仍然以该32P的CC-NUMA系统为例，假设某节点中CPU的数据X被远端节点进行缓存的情况发生了变化，那么该节点中NC所维护的目录就需要发生相应变化。特别地，在该NC所维护的目录已达到最大个数的情况下，为了实现对数据X所对应的目录进行保存，该NC只能通过删除掉某条目录的方式，为数据X所对应的目录释放出存储空间，并通知该目录中记录的CPU对相应的数据进行删除。

由上述目录的更新方式可以看出，若NC用于维护目录的存储空间过小，势必导致CC-NUMA系统中频繁出现通知CPU删除其缓存的远端节点的数据的情况，从而会严重影响CPU对于其缓存的远端节点的数据的使用。