[发明专利]一种平方运算电路

权利要求书

1.一种平方运算电路，其特征在于，包括高位部分积求和模块、低位部分积求和模块、脉冲信号发生器、复位信号发生器及平方信号输出模块，脉冲信号发生器的输出端分别与高位部分积求和模块的脉冲信号输入端及低位部分积求和模块的脉冲信号输入端相连接，复位信号发生器的输出端分别与高位部分积求和模块的复位输入端及低位部分积求和模块的复位输入端相连接，高位部分积求和模块的进位数输入端与低位部分积求和模块的进位数输出端相连接，高位部分积求和模块中移位寄存器的0端及低位部分积求和模块中移位寄存器的Q端依次与平方信号输出模块相连接。

2.根据权利要求1所述的平方运算电路，其特征在于，所述低位部分积求和模块包括低位部分积求和公共信号输入端、N个低位部分积求和运算信号输入端、N个与门电路、N个全加器及N个移位寄存器，低位部分积求和模块中N个移位寄存器的C L K端均与脉冲信号发生器的输出端相连接，低位部分积求和模块中N个移位寄存器的R S T端均与复位信号发生器的输出端相连接，低位部分积求和模块中N个移位寄存器的0端依次与平方信号输出模块相连接，其中，N为正整数；

所述低位部分积求和模块中第一个与门电路的输入端与低位部分积求和公共信号输入端及低位部分积求和模块中第一个低位部分积求和运算信号输入端相连接，低位部分积求和模块中第一个全加器的输入端分别与低位部分积求和模块中第一个与门电路的输出端及低位部分积求和模块中第一个移位寄存器的Q端相连接，低位部分积求和模块中第一个移位寄存器的并行输入端与低位部分积求和模块中第一个全加器的输出端相连接；

所述低位部分积求和模块中第K个与门电路的输入端与低位部分积求和公共信号输入端及低位部分积求和模块中第K个低位部分积求和运算信号输入端相连接，低位部分积求和模块中第K个全加器的输入端分别与低位部分积求和模块中第K个与门电路的输出端、低位部分积求和模块中第K个移位寄存器的Q端及低位部分积求和模块中第K-1个移位寄存器的进位数输出端相连接，低位部分积求和模块中第K个移位寄存器的D端与低位部分积求和模块中第K个全加器的输出端相连接，其中K大于1且K小于N；

所述低位部分积求和模块中第N个与门电路的输入端与低位部分积求和公共信号输入端及低位部分积求和模块中第N个低位部分积求和运算信号输入端相连接，低位部分积求和模块中第N个全加器的输入端分别与低位部分积求和模块中第N个与门电路的输出端及低位部分积求和模块中第N个移位寄存器的Q端相连接，低位部分积求和模块中第N个移位寄存器的并行输入端与低位部分积求和模块中第N个全加器的输出端相连接。

3.根据权利要求2所述的平方运算电路，其特征在于，所述高位部分积求和模块包括高位部分积求和公共信号输入端、N-1个高位部分积求和公共信号输入端、N-1个与门电路、N-1个全加器及N-1个移位寄存器，高位部分积求和模块中N-1个移位寄存器的C L K端均与脉冲信号发生器的输出端相连接，高位部分积求和模块中N-1个移位寄存器的R S T端均与复位信号发生器的输出端相连接，高位部分积求和模块中N-1个移位寄存器的Q端依次与平方信号输出模块相连接；

所述高位部分积求和模块中第一个与门电路的输入端与高位部分积求和公共信号输入端及高位部分积求和模块中第一个高位部分积求和运算信号输入端相连接，高位部分积求和模块中第一个全加器的输入端分别与高位部分积求和模块中第一个与门电路的输出端及高位部分积求和模块中第一个移位寄存器的Q端相连接，高位部分积求和模块中第一移位寄存器的并行输入端与高位部分积求和模块中第一个全加器的输出端相连接，高位部分积求和模块中第一全加器的进位数输入端与低位部分积求和模块中第N个全加器的进位数输出端相连接；

所述高位部分积求和模块中第M个与门电路的输入端与高位部分积求和公共信号输入端及高位部分积求和模块中第M个高位部分积求和运算信号输入端相连接，高位部分积求和模块中第M个全加器的输入端分别与高位部分积求和模块中第M个与门电路的输出端、高位部分积求和模块中第M个移位寄存器的Q端及高位部分积求和模块中第M-1个移位寄存器的进位数输出端相连接，高位部分积求和模块中第M个移位寄存器的并行输入端与高位部分积求和模块中第M个全加器的输出端相连接，其中M大于1且M小于N-1；

所述高位部分积求和模块第N-1个与门电路的输入端与高位部分积求和公共信号输入端及高位部分积求和模块中第N-1个高位部分积求和运算信号输入端相连接，高位部分积求和模块中第N-1个全加器的输入端分别与高位部分积求和模块中第N-1个与门电路的输出端及高位部分积求和模块中第N-1个移位寄存器的Q端相连接，高位部分积求和模块中第N-1移位寄存器的并行输入端与高位部分积求和模块中第N-1个全加器的输出端相连接。