[发明专利]实现智能手机多处理器高速并行加载的系统在审
申请号: | 201310489953.4 | 申请日: | 2014-01-22 |
公开(公告)号: | CN103677896A | 公开(公告)日: | 2014-03-26 |
发明(设计)人: | 王耀斌 | 申请(专利权)人: | 陕西高新实业有限公司 |
主分类号: | G06F9/445 | 分类号: | G06F9/445;G06F13/20 |
代理公司: | 西安亿诺专利代理有限公司 61220 | 代理人: | 刘斌 |
地址: | 710000 陕西省西*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 实现 智能手机 处理器 高速 并行 加载 系统 | ||
1.一种实现智能手机多处理器高速并行加载的系统,其特征在于,该系统包括:
1】提供总线开关、给智能手机植入多个处理器,所述多个处理器均包括数据总线、并互联;
2】提供总线开关输出使能端OE连接所有互联的处理器数据总线,其控制隔离所有互联的处理器数据总线;
3】选用上电复位及程序加载期间其IO管脚输出为高电平的处理器,把该处理器的某个IO管脚接到该总线开关的使能端OE上,该IO管脚定义为OE_EN;
4】编写处理器程序代码,在每个处理器程序加载结束后延时等待时间Tw,
使IO管脚OE_EN输出低电平,并一直保持;或把每个总线开关的控制端采用与门控制,其输入为两个相连的处理器IO管脚输出进行控制;把与门控制采用可编程器件CPLD来实现。
5】若有多个处理器互联时,则选择多个不同的IO管脚IO1、IO2……分别接到对应的总线开关的控制使能端OE上;按上面4】所示编写不同的延时控制指令,控制使能端OE,即可。
2.根据权利要求1所述实现智能手机多处理器高速并行加载的系统,其特征在于:所述每个等待时间Tw相同或不同,其取决于其代码大小及加载速度;其等待时间Tw为所有处理器的最长加载时间之差减去该处理器自身加载的时间。
3.根据权利要求2所述实现智能手机多处理器高速并行加载的系统,其特征在于:若为加载更可靠, 应在等待时间Tw再加上适当余量Δt, Δt根据系统自身特点而定。
4.根据权利要求3所述实现智能手机多处理器高速并行加载的系统,其特征在于:所述编写处理器程序代码的程序包括汇编以及C语言,若采用FPGA则还应包括VHDL及Verilog。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于陕西高新实业有限公司,未经陕西高新实业有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310489953.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种超精密卧式抛光机床圆度测量用球杆仪连接板
- 下一篇:压缩集装箱装置