[发明专利]一种金属硬掩膜层及铜互连结构的制备方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种金属硬掩膜层及铜互连结构的制备方法。

背景技术

在0.13μm以及更先进的后段工艺，铜互连由于更低的电阻率和更好的抗电迁移性能而被广泛作为铝互连所替代。铜互连工艺的完成可以采用金属硬掩膜层的方法（通常采用物理气相沉积PVD方法来制备氮化钛TiN薄膜）来实现。采用该工艺可以减小低介电常数层间介电质在干法时刻过程中造成的损伤，减小了光阻的用量，并且金属硬掩膜层是牺牲层，不会在最终的产品中存留，从而该工艺广泛的应用于65nm以下的铜互连中。

但是在实际的生产过程中发现，金属硬掩膜层的应力一般很高，例如氮化钛TiN薄膜的应力约为-1.4GPa，具有较高应力的金属硬掩膜层会对其下方的低介电常数薄膜产生一定作用（如图1中箭头所示，TiN薄膜对其下方的低介电常数薄膜的作用）而导致其发生变形（如图1所示），从而影响产品的良率。

目前解决该问题的方法为通过调整沉积金属硬掩膜层薄膜参数，而改变薄膜的应力，进而减小该薄膜对于其下方低介电常数薄膜力的作用，提高产品良率。然而，对金属硬掩膜层薄膜沉积参数的调整，虽然使得薄膜的应力有所减小，却使得该薄膜的电阻率均匀性有所影响（例如沉积参数调整后，TiN薄膜的电阻率均匀性从2%增加到8%以上），进而会影响到其后续的蚀刻等制程。因此，需要一种方法既能够降低该薄膜的应力，又能够使得薄膜的其他性能不受太大的影响。

发明内容

本发明的目的在于提供一种金属硬掩膜层及铜互连结构的制备方法，能够充分减小金属硬掩膜层的应力，从而降低其下层薄膜由于受到高应力而产生变形现象发生的可能性并且提高了金属硬掩膜层的品质。

为解决上述问题，本发明提出一种金属硬掩膜层的制备方法，包括：

提供半导体衬底，在所述半导体衬底上沉积一定厚度的金属氮化物；

对所述金属氮化物进行热退火氮化处理和热回流处理，形成预定义厚度的金属硬掩膜层。

进一步的，所述金属硬掩膜层为氮化钛和/或氮化钽。

进一步的，沉积金属硬掩膜层的工艺为CVD或MOCVD或PVD或ALD。

进一步的，所述金属硬掩膜层厚度为

进一步的，所述热退火氮化处理艺为快速热处理、炉管处理或者激光快速退火。

进一步的，所述热退火处理的载气包括氮气，还包括氩气和/或氢气。

进一步的，所述热退火氮化处理的工艺参数包括：退火温度为200℃～400℃；退火时间为10s～100s；通入的氮气的流量为100sccm～10000sccm，氩气或氢气的流量为10sccm～1000sccm。

进一步的，所述热回流处理的工艺参数包括：热回流温度为100℃～400℃；热回流时间为100s～500s；通入的惰性气体的流量为100sccm～1000sccm，所述惰性气体包括氩气或氦气。

本发明还提供一种铜互连结构的制备方法，包括：

提供半导体衬底，在所述半导体衬底上依次形成衬垫层、低K介质层；

采用上述之一的金属硬掩膜层的制备方法，在所述低K介质层上形成预定义厚度的金属硬掩膜层；

在所述金属硬掩膜层上形成覆盖层；

采用单大马士革刻蚀工艺和/或双大马士革刻蚀工艺刻蚀所述覆盖层、金属硬掩膜层、低K介质层以及衬垫层，从而在所述低K介质层中形成一层铜互连结构。

进一步的，所述衬垫层为含氮的碳化硅（SiCN）；所述低K介质层包括多孔硅层（SiOCH）以及其上方的正硅酸乙酯层（TEOS）；所述覆盖层为氧化硅。

进一步的，所述单大马士革刻蚀工艺和/或双大马士革刻蚀工艺的步骤包括：

沟道曝光、刻蚀；过孔曝光、刻蚀；去除光阻层；沟道和过孔刻蚀；衬垫层开口；沟道和过孔的籽晶层沉积、铜填充以及填充后的化学机械抛光。

与现有技术相比，本发明提供的金属硬掩膜层及铜互连结构的制备方法，通过在一半导体衬底上沉积一定厚度金属氮化物以及对所述金属氮化物进行热退火氮化处理以及热回流处理以形成金属硬掩膜层，而热退火氮化处理和热回流处理能够使得金属氮化物内部进行充分的氮化反应和收缩，产生趋向拉伸的应力，从而能够有效改善金属硬掩膜层的平整度，不影响金属硬掩膜层电阻率均匀性，同时又充分释放和减小金属硬掩膜层的应力，从而降低其下层薄膜由于受到金属硬掩膜层的高应力而产生变形现象发生的可能性，提高了金属硬掩膜层下层薄膜的品质。

附图说明

图1现有技术中一种铜互连结构的电镜扫描图；