[发明专利]向量处理器的存储器互连网络体系结构

说明书

相关申请案

本申请是2012年10月23日提交的美国临时专利申请第61/717,561号的非临时申请，本申请是以引用的方式全部并入本文中。

技术领域

本公开一般涉及执行并行处理的处理器（诸如向量处理器）且更特别地说涉及一种用于执行并行处理的处理器的存储器互连网络体系结构。

背景技术

例如由数字信号处理器实施以优化数字信号处理应用的并行处理趋向于集中在存储器访问操作。例如，数字信号处理器可用作单指令多数据（SIMD）或数据并行处理器。在SIMD操作中，将一个指令发送到数字信号处理器的多个处理元件，其中每个处理器元件可对不同数据执行相同操作。为了实现高数据吞吐量，具有SIMD体系结构的DSP（或支持并行处理的其它处理器）的存储器组织支持多次同步数据访问。在实例中，处理器体系结构可以包括由存储器互连网络体系结构互连到处理元件的多体存储器，使得可在给定循环期间对处理元件加载一个以上数据操作数（可由处理元件访问一个以上数据操作数）。

存储器互连网络体系结构通常包括用于每次各自并行数据传送的互连网络。例如，如果执行操作需要从存储器到处理器元件进行两次并行数据传送，那么存储器互连网络体系结构实施互连网络以将第一数据集从存储器传送到处理元件并实施另一互连网络以将第二数据集从存储器传送到处理元件。虽然用于并行处理的现有存储器互连网络体系结构一般适用于其所希望的目的，但是并非其所有方面均完全令人满意。

附图说明

在阅读附图后根据下列详述充分理解本公开。本公开强调，根据工业中的标准惯例，并未按比例绘制不同特征且仅仅为了说明目的而使用不同特征。事实上，为了明确论述，可以强制增加或减小不同特征的尺寸。

图1是根据本公开的不同方面的示例性数字信号处理器的示意方框图。

图2是根据本公开的不同方面的示例性数字信号处理器的示意方框图。

图3是示出了互连根据本公开的不同方面的数字信号处理器的不同特征（诸如图1和图2的数字信号处理器的计算阵列和存储器）的示例性交叉开关（crossbar）的示意方框图。

图4是示出了互连根据本公开的不同方面的数字信号处理器的不同特征（诸如图2的数字信号处理器存储器的和计算阵列）的示例性广播总线的示意方框图。

图5是可由根据本公开的不同方面的数字信号处理器（诸如图2的数字信号处理器）实施的示例性方法的流程图。

图6是由根据本公开的不同方面的数字信号处理器（诸如图2的数字信号处理器）实施的示例性矩阵乘法器算法的示意图。

具体实施方式

本公开提供了在任何适当计算环境中实施的不同处理器实施方案。一个示例性实施方案提供了一种用于可执行并行操作的处理器（诸如向量处理器）的存储器互连体系结构。在某些实施方案中，处理器可以包括计算阵列，其包括处理元件；存储器，其包括存储体；和存储器互连网络体系结构，其将计算阵列互连到存储器。处理元件中的至少某些可以包括计算单元和寄存器堆。在实例中，每个处理元件均包括计算单元和寄存器堆。存储器互连网络体系结构可以包括：基于交换机的互连网络和非基于交换机的互连网络，且处理器被配置来经由基于交换机的互连网络将第一数据操作数同步加载到处理元件中的至少某些，且经由非基于交换机的互连网络将第二数据操作数同步加载到处理元件中的至少某些。

在示例性构造中，基于交换机的互连网络是交叉开关且非基于交换机的互连网络是总线。在不同实施方式中，第一数据操作数是用于每个处理元件的不同数据操作数且第二数据操作数是用于每个处理元件的相同数据操作数。在不同实施方式中，计算阵列具有N个处理元件；存储器具有n个存储体；且交叉开关网络（crossbar network）具有N×n个交换机。在不同实施方式中，n=N×由处理器执行的同步数据操作数加载的数量。在示例性构造中，处理器被配置来经由基于交换机的互连网络将第一数据操作数同步加载到处理元件中的每个，且经由非基于交换机的互连网络将第二数据操作数同步加载到处理元件中的每个。