[发明专利]一种化学机械研磨的方法

说明书

本发明公开了本发明提出了一种化学机械研磨的方法，包括：步骤a，提供半导体衬底，所述半导体衬底上形成有金属栅极；步骤b，将所述半导体衬底置于第一研磨垫上进行研磨，所述第一研磨垫为硬研磨垫，经所述第一研磨垫研磨之后剩余的金属栅极的厚度范围为500埃至1000埃；步骤c，将所述半导体衬底置于第二研磨垫上进行研磨，所述第二研磨垫为软研磨垫，所述第二研磨垫和所述半导体衬底之间的压强范围为0.5PSI至0.8PSI，所述第二研磨垫的旋转速度为110rpm至150rmp，以减少微小的划痕。根据本发明的CMP方法可以获得划痕较少的金属栅极结构以进一步提高了半导体器件的性能和产量。

技术领域

本发明涉及半导体制造工艺，尤其涉及一种化学机械研磨的方法。

背景技术

随着半导体集成电路(IC)工业技术日益的成熟，超大规模的集成电路的迅速发展，器件尺寸越来越小，芯片的集成度越来越高。因器件的高密度，小尺寸的要求对半导体工艺影响也日益突出。IC集成度不断的增大需要器件尺寸持续按比例缩小，然而电器的工作电压有时维持不变，使得实际金属氧化物半导体(MOS)器件产生较高的电源消耗。多晶硅和二氧化硅通常被用于形成MOS晶体管的栅极和层间介质。

随着栅极尺寸缩短至几十纳米，栅氧化物层的厚度降至3nm以下，引发了栅极电阻过大、栅极泄漏增大以及多晶硅栅极出现空乏现象等问题。因此，人们又将目光重新投向金属栅极技术，采用金属栅极材料代替传统的多晶硅材料，高k电介质代替氧化层材料，即采用高k电介质/金属栅极(HK/MG)结构代替栅氧化层/虚拟多晶硅栅极结构，以避免由多晶硅虚拟栅极引起的多晶硅耗尽效应、掺杂硼原子扩散和较高的栅极漏电流等问题。

对于更先进的技术节点而言，高k电介质/金属栅极(HK/MG)已被广泛的应用，通常，使用铝来作为金属栅极。在铝金属栅极制造工艺中，铝金属栅极的化学机械研磨(CMP)是半导体器件制造工艺的关键步骤之一。然而，在铝金属是一种材质较软的材料，在经过化学抛光和机械抛光的工艺之后会很容易在铝金属栅极上出现划痕(scratch)。在铝金属栅极表面形成的划痕，将影响半导体器件的性能和可靠性。

在现有技术中，在使用化学机械研磨工艺处理铝金属栅极之后，在铝金属栅极的表面形成两种划痕：第一种是较大的划痕，划痕的长度大于5微米且贯穿整合晶片，部分的划痕的长度大于10微米，如图1A所示，在执行CMP的第一步骤之后形成这些划痕的，所述第一步骤采用硬研磨垫(hard pad)，坚硬的硬研磨垫使得晶片的表面形成大的划痕。另一种是微小的划痕，划痕的长度小于5微米，如图1B所示，在执行CMP的最后步骤之后形成这些划痕的，所述最后的步骤采用软研磨垫(soft pad)，微小的划痕由一些研磨副产物形成，所述副产物主要包括氢氧化铝(Al(OH)3)

因此，需要了一种新的化学机械研磨的方法，以减少在铝金属栅极表面形成的较大的划痕和微小的划痕。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明提出了一种化学机械研磨的方法，包括：步骤a，提供半导体衬底，所述半导体衬底上形成有金属栅极，所述金属栅极的材料为金属铝；步骤b，将所述半导体衬底置于第一研磨垫上进行研磨，所述第一研磨垫为硬研磨垫，经所述第一研磨垫研磨之后剩余的金属栅极的厚度范围为500埃至1000埃；步骤c，将所述半导体衬底置于第二研磨垫上进行研磨，所述第二研磨垫为软研磨垫，所述第二研磨垫和所述半导体衬底之间的压强范围为0.5PSI至0.8PSI，所述第二研磨垫的旋转速度为110rpm至150rmp，以减少第一划痕，所述第一划痕长度小于5微米。

优选地，调整所述步骤b和所述步骤c的研磨量以减少在金属栅极表面形成的第二划痕，其中所述第二划痕的长度大于5微米。