[发明专利]一种碳化硅静电感应晶体管减小栅长的方法

说明书

技术领域

本发明涉及的是一种台面结构的自对准刻蚀形成侧壁介质保护缩小注入栅长的方法，具体涉及的是一种碳化硅静电感应晶体管减小栅长的方法。

背景技术

宽禁带半导体材料碳化硅（SiC）具有宽禁带宽度、高临界场强、高热导率、高载流子饱和速率等特性。SiC衬底上的SiC外延是制造高温、高频、大功率等器件最重要的半导体材料，具有超强的性能和广阔的应用前景。在SiC静电感应晶体管中，源台面结构必然造成注入时侧壁的注入，从而造成栅长的增大，如图10所示，降低了微波器件的频率、增益等特性，所以如何在微米级线宽的源台面结构减小栅长是实现器件高性能的关键工艺之一。

在SiC静电感应晶体管减小栅长的常用方法是：采用多步骤工艺形成垂直型良好或者是倒梯形结构的源台面后，通过垂直高能离子注入，尽量避免侧壁的注入。但是这种工艺造成源台面无法很好形成，并且由于工艺复杂，很难保证工艺稳定性及重复性。因此，在现有工艺条件下，针对并非90度垂直的源台面结构，如何减小栅长尤为重要。对于介质掩膜生长结合自对准干法刻蚀的常规工艺，器件制作的工艺可靠性保证了器件的性能，也保证了工艺流程的便于实现。

发明内容

本发明提出了一种碳化硅静电感应晶体管减小栅长的方法，其目的是针对现有技术所存在的上述缺陷，解决在微米级线宽的碳化硅源台面结构减小栅长的问题，保证在自对准及介质掩膜的常规工艺条件下，通过离子注入栅时介质保护避免侧壁注入，实现缩减栅长的要求。

本发明的技术解决方案：一种碳化硅静电感应晶体管减小栅长的方法，包括以下步骤：

1）在碳化硅材料表面生长第一种介质掩膜层；

2）在生长的第一种介质掩膜层表面涂覆光敏掩膜层形成光敏掩膜层，接着进行曝光、显影，形成待刻蚀台面图形；

3）对露出的图形区域进行过刻蚀第一种介质掩膜层到碳化硅表面的同时去除光刻胶；

4）用第一种介质掩膜层作为阻挡层，干法刻蚀碳化硅形成台面；湿法去除碳化硅表面第一种介质掩膜层；

5）在碳化硅材料表面再次生长第二种介质掩膜层；

6）采用自对准的方法，干法刻蚀第二种介质掩膜层到碳化硅表面，保证了刻蚀后台面侧壁介质掩膜的留存；

7）在碳化硅材料表面涂覆形成光敏掩膜层，接着进行曝光，形成待注入图形；

8）通过台面上第一种介质掩膜层及侧壁第二种介质掩膜层的保护，结合离子注入区外的光敏掩膜层的保护，进行栅槽区域的高能离子注入形成栅注入区域；

9）湿法去除碳化硅表面光刻掩膜层及介质掩膜层。

本发明具有以下优点：利用源台面结构离子注入时形成栅的自对准结合介质侧壁保护的方式，减小了静电感应晶体管栅长，有效的保证了器件性能的提高和工艺流程的进行。

附图说明

图1是碳化硅材料上生长第一种介质掩膜层2示意图。

图2是光敏掩膜层3形成待刻蚀台面图形后的示意图。

图3是露出的图形区域进行过刻蚀第一种介质掩膜层2到碳化硅1表面的同时去除光刻胶后的示意图。

图4是用第一种介质掩膜层2作为阻挡层，干法刻蚀碳化硅1形成台面后的示意图。

图5是湿法去除碳化硅1表面第一种介质掩膜层2后的示意图。

图6是碳化硅材料1表面再次生长第二种介质掩膜层4示意图。

图7是采用自对准的方法，干法刻蚀第二种介质掩膜层4到碳化硅1表面，保证了刻蚀后台面侧壁介质掩膜4的留存后的示意图。

图8是台面上第一种介质掩膜层2及侧壁第二种介质掩膜层4的保护，结合离子注入区外的光敏掩膜层3的保护，进行栅槽区域的高能离子注入形成栅注入区域5后的示意图。

图9是湿法去除碳化硅表面光刻掩膜层3及第一介质掩膜层2、第二种介质掩膜层4后的示意图。

图10是减小栅长前的示意图。

图中的1是碳化硅材料、2是第一种介质掩膜层、3是光敏掩膜层、4是第二种介质掩膜层、5是栅注入区域。

具体实施方式

下面结合具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。

一种碳化硅静电感应晶体管减小栅长的方法，它具体步骤如下：

1）首先，在碳化硅材料1上生长第一种介质掩膜层2，如图1所示；