[发明专利]一种基于FFT的相位差测量装置及方法

权利要求书

1.一种相位差测量装置，其特征在于：该装置为硬件电路，硬件电路包括处理器芯片和外围电路；

所述的处理器芯片需满足以下条件：内置两个独立的模数转换内核，内置定时器模块，内置DMA（直接内存存取）控制器，内置浮点运算单元，片内RAM（随机存取存储器）不小于50kB，片内Flash（闪存）不小于50kB；

所述外围电路包括电源配置电路、工作模式配置电路、频率源、参考电压配置电路、程序调试及下载电路、两路模拟信号接口和测相结果显示电路。

2.根据权利要求1所述的一种相位差测量装置，其特征在于：电源配置电路为处理器芯片提供电源，电源配置电路包含连接于处理器芯片电源引脚与地之间的去耦电容。

3.根据权利要求1所述的一种相位差测量装置，其特征在于：工作模式配置电路通过电阻将处理器芯片引脚接至电源或地，将处理器芯片配置为所需工作模式。

4.根据权利要求1所述的一种相位差测量装置，其特征在于：频率源为高精度无源晶振。

5.根据权利要求1所述的一种相位差测量装置，其特征在于：参考电压配置电路为模数转换提供参考电压以及对参考电压进行滤波降噪处理。

6.根据权利要求1所述的一种相位差测量装置，其特征在于：程序调试及下载电路用于处理器程序的在线调试及下载。

7.根据权利要求1所述的一种相位差测量装置，其特征在于：两路模拟信号接口接入待测的模拟信号1和模拟信号2。

8.根据权利要求1所述的一种相位差测量装置，其特征在于：测相结果显示电路用于显示测相结果。

9.一种利用权利要求1所述的装置进行相位差测量的方法，其特征在于具体步骤如下：

1）将系统时钟频率源设置为外部高频晶振，通过内部倍频，将系统时钟配置为较高的频率；

2）开启所述两个独立的模数转换内核，配置为同步模式，对两路模拟输入进行严格同步的采样并转换，将采样触发源设置为定时器溢出事件，实现由定时器精确控制采样频率的目的；

3）配置所述定时器模块，设定计数寄存器值，溢出后产生事件，触发模数转换模块进行采样；对系统时钟进行计数，通过设定计数寄存器内的值，控制溢出频率，从而实现精确控制模数转换模块采样频率的目的；设定采样频率为待测信号频率的2的整数次幂倍，使进行基-2-FFT的数据包含待测正弦信号的整数个周期；

4）配置所述DMA控制器，使其连接模数转换结果寄存器和内部RAM，实现将两个模数转换内核得到的结果数据实时直接传送至RAM内提前开辟的数组空间；

5）上述模数转换结果数据进行1024点浮点复数FFT运算前，对其进行预处理，每一次相位测量，模数转换共输出两组1024点的转换结果，为进行复数FFT运算，另外开辟两个2048点的浮点格式的数组，将上述数据分别存入该数组的偶地址，而在其奇地址处存入虚部零；设置复数FFT函数参量，配置为基-2、1024点、正序输出结果；对上述预处理后的数据进行复数FFT运算，结果存入原地址；

6）上述FFT运算结果即待测信号的数字频谱，结合信号频率、采样频率和FFT运算点数，计算出待测信号频率在上述存放数字频谱的数组中的位置，分别从上述两个2048点的数组中提取出该频点谱线的实部和虚部；

7）分别对上述两对实部和虚部进行运算，提取相位信息，即首先由虚部除以实部，再对结果进行反正切运算，得到该频率点上两路信号的相位信息；

8）由于反正切函数值域的限制，根据频谱结果实部和虚部的符号，对上述得到的相位信息进行象限定位，得到待测正弦信号真实的相位信息，进而对两路信号的相位进行相减，最终得到所需要的相位差信息；

9）将相位差信息通过测相结果显示电路进行显示。