[发明专利]一种基于边界扫描的数模混合电路机内测试装置

说明书

技术领域

本发明是一种基于边界扫描的数模混合电路机内测试装置，属于测试性技术领域。

背景技术

随着大规模集成电路的发展和应用，数模混合电路的集成度越来越高、结构更加紧凑、功能越来越复杂，尤其是数模混合电路，其电路特征和交联关系的复杂性越来越大。这在提升了电路技术指标的同时，也带来了故障模式的多样化、高耦合、高关联，以及测试可达性的降低，从而导致测试开销在数模混合电路研制总开销中所占的比例不断上升，数模混合电路的测试性急剧下降，传统的测试性设计技术已经远远不能满足数模混合电路的需求，这给装备电子设备的故障诊断和维修提出了严峻的挑战。

机内测试（Built-in test,BIT）技术是系统或设备依靠其内部检测电路和检测软件来完成状态监测、故障检测和隔离的重要手段。但目前装备BIT设计存在着故障诊断能力差、虚警率高等问题，远远不能满足使用要求。而通过增加电路测试点即附加测试电路的方法，只能以牺牲成本和资源的代价来提升测试覆盖，并没有从根本上改进传统的机内测试设计思路，对提高测试性的作用十分有限，而且可实现性和通用性也较差。

边界扫描测试（BST——Boundary Scan Test）技术发展于上个世纪90年代，由联合测试行动组（Joint Test Action Group，简称JTAG）提出，其通过存在于器件输入输出管脚与内核电路之间的边界扫描单元（Boundary Scan Cell，简称BSC）对器件及其外围电路进行测试，即以“虚拟探针”代替物理探针进行测试和故障诊断。这种边界扫描测试技术提高了器件的可控性和可观性，克服了复杂集成电路测试的在物理访问限制上的技术障碍，为芯片集成度提高带来的芯片和电路的测试难题提供了有效且低成本的解决方法。同时，边界扫描测试技术实现了在不影响电路正常工作的情况下，以很小的硬件开销来完成测试。

1988年，IEEE和JTAG组织达成协议共同开发边界扫描测试架构，并于1990年形成了IEEE1149.1标准（IEEE测试访问端口与边界扫描结构标准），也称为JTAG标准，并在后续不断的完善和规范的过程中,于1993年、1994年和2001年公布了标准修订版本。其最新版本为IEEE1149.1-2001，包含了IEEE1149.1a和IEEE1149.1b标准，定义了测试访问端口与边界扫描体系结构。同时提出了规范化描述边界扫描结构语言的建议。同时，IEEE1149.1标准已衍生出IEEE1149.4、IEEE1149.5、IEEE1149.6、以及全新的IEEE1149.7等系列相关标准。目前90%以上的复杂芯片都带有边界扫描机制，支持JTAG标准，并且这些芯片都已得到广泛的支持与应用。这些芯片的应用为基于边界扫描的测试性设计提供了基础。

发明内容

本发明正是针对上述现有技术状况而设计提供了一种基于边界扫描的数模混合电路机内测试装置，其目的是解决目前装备BIT设计存在着故障诊断能力差、虚警率高，以及传统机内测试设计优化思路成本高、可实现性和通用性差的问题。

本发明的目的是通过以下技术方案来实现的：

该种基于边界扫描的数模混合电路机内测试装置，其特征在于：该装置包括：

扫描链路模块（1），作用是依照IEEE1149边界扫描标准，将被测数模混合电路（2）中待诊断芯片以串联、并联或串并联混合的方式连接起来，扫描链路模块（1）包括：

模拟边界模块（6），模拟边界模块（6）是针对被测数模混合电路（2）中模拟电路配置的，通过扫描链（8）与被测数模混合电路（2）、边界扫描控制器（3）和数字边界模块（7）连接，作用是基于边界扫描控制器（3）的控制，实现不同的开关配置，将符合IEEE1149标准的边界扫描单元连接到被测数模混合电路（2）的模拟电路部分的各待诊断芯片上；

数字边界模块（7），数字边界模块（7）是针对被测数模混合电路（2）中数字电路部分配置的，通过扫描链（8）与被测数模混合电路（2）、边界扫描控制器（3）和模拟边界模块（6）连接，作用是为各要求诊断的数字芯片配置符合IEEE1149标准的边界扫描单元；

扫描链（8），扫描链（8）的作用是实现被测数模混合电路（2）与模拟边界模块（6）、数字边界模块（7）的连接，边界扫描控制器（3）与模拟边界模块（6）、数字边界模块（7）的连接，以及模拟边界模块（6）和数字边界模块（7）之间的连接；

该装置还包括：