[发明专利]半导体器件制造方法及器件结构，硬件描述语言设计结构

说明书

技术领域

本发明总体涉及半导体器件制造，特别是涉及双极结型晶体管、双极结型晶体管的制造方法以及双极结型晶体管的设计结构。

背景技术

双极结型晶体管通常存在于需求类型的集成电路中，特别是指定用于高频应用的集成电路。双极结型晶体管的一个特定应用是用在存在于无线通信系统、移动电话的功率放大器以及其他种类的高速集成电路中的射频集成电路(RFIC)中。双极结型晶体管还可以与双极互补金属氧化物半导体(BiCMOS)集成电路中的互补金属氧化物半导体(CMOS)场效应晶体管结合，这利用集成电路结构中两种晶体管类型的正特性。

双极结型晶体管是三端电子器件，其包括三个半导体区域，即发射极、基极和集电极。NPN双极结型晶体管包括构成发射极和集电极的n型半导体材料的两个区域，以及夹在n型半导体材料的这两个区域之间以构成基极的p型半导体材料的区域。PNP双极结型晶体具有构成发射极和集电极的p型半导体材料的两个区域，以及夹在p型半导体材料的两个区域之间以构成基极的n型半导体材料的区域。一般而言，不同导电类型的发射极、基极和集电极形成成对的pn结，即集电极基极结和发射极基极结。施加在双极结型晶体管的发射极-基极结上的电压控制产生集电极与发射极区域之间电荷流的电荷载流子的运动。

对于提高器件性能的双极结型晶体管来说，改进的器件结构、制造方法以及设计结构是必需的。

发明内容

在本发明的实施例中，提供了一种制造双极结型晶体管的方法。所述方法包括将集电极区域形成于基板中，将本征基极层形成于所述集电极区域上，以及形成延伸到所述基板中的多个沟槽。所述沟槽具有长度，并且以横向于所述长度的节距布置，使得所述沟槽的每个相邻对被所述基板的相应部分分开。以电绝缘体至少部分地填充所述沟槽，以限定多个隔离结构。本方法还包括形成通过所述本征基极层而与所述集电极区域的部分耦接的所述双极结型晶体管的发射极。所述发射极具有相对于所述沟槽的长度横向定向的长度。

在本发明的实施例中，提供了一种双极结型晶体管的器件结构。所述器件结构包括在基板中的集电极区域和延伸到所述基板中的多个隔离结构。所述隔离结构包括电绝缘体，具有长度，并且以横向于所述长度的节距布置，使得所述隔离结构的每个相邻对被所述基板的相应部分分开。所述器件结构还包括在所述集电极区域的部分上的本征基极和在所述本征基极上的发射极。所述发射极具有相对于所述隔离结构的长度横向定向的长度。

在本发明的实施例中，一种硬件描述语言(HDL)设计结构编码在机器可读的数据存储介质上。所述HDL设计结构包括元件(element)，当该元件在计算机辅助设计系统中被处理时，该元件生成用于双极结型晶体管的器件结构的机器可执行表示。所述HDL设计结构包括在基板中的集电极区域和延伸到所述基板中的多个隔离结构。所述隔离结构包括电绝缘体，具有长度，并且以横向于所述长度的节距布置，使得所述隔离结构的每个相邻对被所述基板的相应部分分开。所述设计结构还包括在所述集电极区域的部分上的本征基极和在所述本征基极上的发射极。所述发射极具有相对于所述隔离结构的长度横向定向的长度。所述HDL设计结构可以包括网表。所述HDL设计结构还可以驻留在存储介质上，作为用于集成电路的布局数据交换的数据格式。所述HDL设计结构可以驻留在可编程门阵列中。

附图说明

并入本说明书中且构成本说明书的一部分的附图示出了本发明的各种实施例，并且连同上面给出的本发明的总体描述和下面给出的实施例的详细描述一起，用于解释本发明的实施例。

图1-9是在用于制造根据本发明实施例的器件结构的处理方法的连续制造阶段的基板的一部分的剖视图。

图2A是在图2的制造阶段的基板的不同部分的剖视图。

图2B是基板的顶视图，其中，大致沿线2-2获得图2，大致沿线2A-2A获得图2A。

图2C是大致沿图2B中的线2C-2C获得的剖视图。

图3A是在图3的制造阶段的类似于图2A的剖视图。

图4A是在图4的制造阶段的基板的不同部分的剖视图。

图4B是基板的顶视图，其中，大致沿线4-4获得图4，大致沿线4A-4A获得图4A。

图4C是大致沿图4B中的线4C-4C获得的剖视图。

图9A是在图9的制造阶段的基板的顶视图。

图9B是大致沿图9A中的线9B-9B获得的剖视图。

图10是在半导体设计、制造和/或测试中所使用的设计过程的流程图。