[发明专利]一种灵敏放大器

说明书

技术领域

本发明涉及集成电路技术领域，尤其涉及一种灵敏放大器。

背景技术

现有技术中的灵敏放大器如图1所示，由六管MOS构成灵敏放大单元。其主要部分为M1～M4构成的两个钳位反相器。M5和M6作为开关，在灵敏放大器不工作时关断，以减小功耗。如果，BL和BLB信号分别为弱高和弱低，通过反相器的正反馈可以把BL和BLB拉到强高和强低。反相器在过渡区具有较大增益。因此输出差分信号得以放大。BL和BLB既作为输出信号，又作为输出信号，摆幅较大，导致功耗较大；BL和BLB未经过传输门直接与栅极连接，导致位线驱动负载较大，读写时间缓慢。

发明内容

本发明所要解决的技术问题是提供一种功耗小、读写速度快的灵敏放大器。

为解决上述技术问题，本发明提供了灵敏放大器，包括：钳位反相放大电路、预充电电路以及关断电路；所述预充电电路与所述钳位反相放大电路相连，用于对输出位线和非位线进行预充电；所述关断电路作为开关与所述钳位反相放大电路的输出位线和非位线相连。

进一步地，所述钳位反相放大电路包括：NMOS管M3/M4和PMOS管M5/M6；所述PMOS管M5的源极与位线相连，所述PMOS管M5和NMOS管M3的漏极以及PMOS管M6和NMOS管M4的栅极分别与第一输入信号In1相连，所述NMOS管M3的源极接地；所述PMOS管M6的源极与非位线相连，所述PMOS管M6和NMOS管M4的漏极以及PMOS管M5和NMOS管M3的栅极分别与第二输入信号In2相连，所述NMOS管M4的源极接地。

进一步地，所述钳位反相放大电路还包括NMOS管M7；所述NMOS管M7的栅极与写字线信号相连；所述NMOS管M7的源极与所述PMOS管M5的栅极相连；所述NMOS管M7的漏极与所述PMOS管M6的栅极相连。

进一步地，所述预充电电路包括：PMOS管M9、PMOS管M10以及PMOS管M11；所述PMOS管M9和所述PMOS管M10的源极分别与电源信号相连；所述三个PMOS管M9/M10/M11的栅极与预充电信号PRE相连；所述PMOS管M9、PMOS管M10以及PMOS管M11的漏极分别连接位线和非位线；所述PMOS管M11的源极连接和漏极连接在位线和非位线之间。

进一步地，所述关断电路包括：NMOS管M12和NMOS管M13；所述NMOS管M12的漏极与位线相连；所述NMOS管M13的漏极与非位线相连；所述NMOS管M12和NMOS管M13的源极接地；所述NMOS管M12的栅极与第一读写信号WR0相连；所述NMOS管M13的栅极与第二读写信号WR1相连。

进一步地，还包括传输门电路；所述传输门电路包括：M1/M2/M8三个NMOS管；所述NMOS管M1的源极通过位线与第一输出信号Out1相连；所述NMOS管M1的栅极与所述NMOS管M3的栅极相连；所述NMOS管M1的漏极分别与所述NMOS管M2的源极以及所述NMOS管M8的漏极相连；所述NMOS管M2的栅极与所述NMOS管M4的栅极相连；所述NMOS管M2的漏极通过非位线与所述第二输出信号Out2相连；所述NMOS管M8的栅极与读字线相连；所述NMOS管M8的源极接地。

本发明提供的灵敏放大器通过预充电电路对输出的位线和非位线进行预充电，提升其位线的驱动，进而提升读写效率；同时关断电路在灵敏放大器不工作时关断降低功耗，提升电路的工作速度；同时采用输入输出分离的结构，降低信号摆幅，进一步降低功耗。

附图说明

图1为现有的灵敏放大器的结构示意图；

图2为本发明实施例提供的灵敏放大器的结构示意图。

具体实施方式

参见图2，本发明实施例提供的一种灵敏放大器，包括：包括：钳位反相放大电路、预充电电路以及关断电路；预充电电路与所述钳位反相放大电路相连，用于对输出位线进行预充电，从而提升输出信号在位线和非位线的驱动，进而提升读写速度；关断电路作为开关与钳位反相放大电路的输出位线和非位线相连，当不工作时，关断电路，降低功耗，提升整体工作速度。