[发明专利]移位寄存器单元、栅极驱动电路及显示器

说明书

技术领域

本申请涉及一种显示器，尤其涉及一种显示器的栅极驱动电路及移位寄存器单元。

背景技术

基于薄膜晶体管（TFT）的平板显示技术(FPD)是当今显示技术的主流。长期以来，屏上系统集成(System on Panel,SOP)一直是平板显示领域追求的一个目标。在SOP面板中，显示器周边驱动电路与TFT驱动阵列集成在同一块基板上。相比于采用常规的外置式驱动电路的面板，SOP显示面板上具有如下优点：(1)行、列驱动芯片数量少；(2)行、列驱动芯片与显示面板连接线数量少；(3)显示面板的边框更窄，显示模组将会更加紧凑、美观；(4)可减少引线间的节距对高分辨率显示器实现的限制；(5)显示器的后道封装工序减少。由于SOP的这些优点，显示器的制造成本可大幅度地降低，同时显示器的可靠性将得到提高。

TFT集成的移位寄存器作为SOP的实现中不可缺少的一部分，其主要作用是产生用于行/列驱动电路的所需的移位脉冲信号。对其有两个重要要求：快速度和高稳定性。研究者已经普遍认识到采用栅极电压自举的方式可以增加驱动TFT的驱动能力，克服驱动TFT的阈值电压损失等问题。另一方面，随着TFT技术的进步，尤其是氧化物TFT技术的成熟，器件的迁移率在不断地提高。现在TFT集成的移位寄存器电路的速度已经基本满足SOP的要求。

然而现有的TFT移位寄存器仍然不够稳定。在长时间的电压应力作用之后，TFT可能发生电学特性的漂移，主要表现为阈值电压的漂移。这是由于栅介质层的电荷俘获或者有源层以及沟道层与栅介质层界面处产生了陷阱态。于是，移位寄存器的低电平维持电路性能发生退化甚至失效。低电平维持电路一般分为两个部分：低电平维持使能部分和低电平维持部分，其中低电平维持使能部分产生低电平维持部分所需要的使能信号，使得低电平维持部分的TFT能够将输出节点稳定于低电平电压V_L。传统的低电平维持使能电路部分采用的是二极管连接截取时钟信号的高电压部分，于是低电平维持TFT在时钟信号为高电平时被打开，将输出节点耦合到低电平。而且，在时钟信号变成低电平的时候，还需要额外的TFT关闭低电平维持TFT。但是二极管连接的TFT有可能发生V_T漂移，而且当这些TFT的V_T漂移以后，将造成低电平维持TFT的高电平不足，于是低电平维持失效，驱动使能节点或者输出节点处于悬浮状态。

为了改善上述情况，有一种方式是用电容代替二极管连接的TFT，利用电容耦合的方式在时钟信号为高电平时将低电平维持TFT的栅极电压抬高。由于电容的特性相对稳定，所以低电平维持TFT的栅极电位在低电平维持阶段相对稳定。但是，低电平维持TFT的栅极节点上的电容量一般较大，为了将该节点的电位耦合到一定的值，于是要求较大的耦合电容。这不仅会占据较大的版图面积，而且也将增加外围线路的负载和总功耗。因此，以上两种方式均存在各自的困难和不足，设计新的TFT移位寄存器电路，提高其稳定性仍然是一个亟待解决的问题。

发明内容

本申请提供一种结构精简、稳定性高的移位寄存器单元，并采用该移位寄存器单元实现集成栅极驱动电路及显示器的设计。

根据本申请的第一方面，提供第一种移位寄存器单元，包括：

第一时钟信号输入端，用于输入第一时钟信号；

第四时钟信号输入端，用于输入第四时钟信号；

脉冲信号输入端，用于输入脉冲信号；

信号输出端，用于输出脉冲驱动信号；

低电平端，用于输入低电平；

驱动模块，所述驱动模块连接于第一时钟信号输入端和信号输出端之间，在其驱动使能控制端充电获得驱动电压后，将第一时钟信号传送到信号输出端，当第一时钟信号为高电平时，驱动模块对所述信号输出端上拉；当第一时钟信号为低电平时，驱动模块对信号输出端下拉；

充放电模块，所述充放电模块分别与脉冲信号输入端、第四时钟信号输入端以及驱动模块驱动使能控制端信号连接，响应脉冲信号输入端输入的脉冲信号，给驱动模块的驱动使能控制端充电提供驱动电压，还用于在放电阶段，响应第四时钟高电平信号将驱动模块驱动使能控制端放电；