[发明专利]一种功率半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体技术，具体的说是涉及一种功率半导体器件及其制造方法。

背景技术

横向高压器件由于漏极、栅极、源极都在芯片表面，易于通过内部连接与低压信号电路集成，被广泛应用于高压功率集成电路中。但由于横向DMOS器件的比导通电阻（Specific on-resistance,R_on,sp）与器件击穿电压（Breakdown Voltage,BV）存在R_on,sp∝BV^2.3～2.6的关系，使得器件在高压应用时，导通电阻急剧上升，这就限制了横向高压DMOS器件在高压功率集成电路中的应用，尤其是在要求低导通损耗和小芯片面积的电路中。为了克服高导通电阻的问题，J.A.APPLES等人提出了RESURF（Reduced SURface Field）降低表面场技术，被广泛应用于高压器件的设计中。基于RESURF耐压原理，本发明提出一种功率半导体器件及其制备方法，能够在同一芯片上同时集成六类高压nLDMOS、低压NMOS、低压PMOS和低压NPN等半导体器件，其中，所集成的高压半导体器件与常规具有降场层的高压半导体器件相比，在相同芯片面积的情况下具有更小的导通电阻（或在相同的导通能力的情况下具有更小的芯片面积）。所述制备方法简单，工艺难度相对较低。

发明内容

本发明所要解决的，就是提出一种在同一芯片上同时集成多类高压nLDMOS、低压NMOS、低压PMOS和低压NPN等半导体器件。

本发明解决上述技术问题所采用的技术方案是：一种功率半导体器件，包括半导体衬底10，其特征在于，所述半导体衬底10中集成了多个高压nLDMOS器件以及低压NMOS器件7、低压PMOS器件8和低压NPN器件9；多个高压nLDMOS器件之间通过金属前介质11和场氧化层51相互隔离；低压NMOS器件7、低压PMOS器件8和低压NPN器件9之间通过金属前介质11和场氧化层51相互隔离；低压NMOS器件7和相邻的高压nLDMOS器件间通过金属前介质11和场氧化层51相互隔离，所述金属前介质11设置在场氧化层51的上表面；所述多个高压nLDMOS器件至少包括6类高压nLDMOS器件。

具体的，所述半导体衬底10为N型半导体衬底或P型半导体衬底。

具体的，所述多个高压nLDMOS器件包括6类高压nLDMOS器件，分别为第一类高压nLDMOS器件1、第二类高压nLDMOS器件2、第三类高压nLDMOS器件3、第四类高压nLDMOS器件4、第五类高压nLDMOS器件5和第六类高压nLDMOS器件6；

所述第一类高压nLDMOS器件1包括P型体区31、n型漂移区21、n⁺漏区82、源极金属901和漏极金属902，P型体区31中设置有p⁺阱接触区71和n⁺源区81，n型漂移区21中设置有n型重掺杂层201、n型埋层211和p型降场层301，所述n型重掺杂层201设置在p型降场层301的上表面，n型埋层211设置p型降场层301的下表面；

所述第二类高压nLDMOS器件2包括P型体区32、n型漂移区22、n⁺漏区84、源极金属903和漏极金属904，P型体区32中设置有p⁺阱接触区72和n⁺源区83，n型漂移区22中设置有p型降场层302和n型埋层212，所述n型埋层212设置在p型降场层302的下表面；

所述第三类高压nLDMOS器件3包括P型体区33、n型漂移区23、n⁺漏区86、源极金属905和漏极金属906，P型体区33中设置有p⁺阱接触区73和n⁺源区85，n型漂移区23中设置有p型降场层303、n型重掺杂层202和n型埋层213，所述n型重掺杂层202设置在p型降场层303上方且n型重掺杂层202分为多段，所述n型埋层213设置在p型降场层（303）下方且n型埋层213分为多段；

所述第四类高压nLDMOS器件4包括P型体区34、n型漂移区24、n⁺漏区88、源极金属907和漏极金属908，P型体区34中设置有p⁺阱接触区74和n⁺源区87，所述n型漂移区24中设置有p型降场层304和n型埋层214，所述n型埋层214设置在p型降场层304的下方且n型埋层214分为多段；