[发明专利]封装结构及其制法

说明书

技术领域

本发明涉及一种封装结构，尤指一种得提升堆栈良率的封装结构。

背景技术

随着半导体封装技术的演进，半导体装置(Semiconductor device)已开发出不同的封装型态，而为提升电性功能及节省封装空间，遂堆加多个封装件以形成封装堆栈结构(Package on Package，POP)，此种封装方式能发挥系统封装(SiP)异质整合特性，可将不同功用的电子组件，例如：内存、中央处理器、绘图处理器、影像应用处理器等，藉由堆栈设计达到系统的整合，适合应用于轻薄型各种电子产品。

一般封装堆栈结构(PoP)仅以焊锡球(solder ball)堆栈与电性连接上、下封装件，但随着产品尺寸规格与线距越来越小，该些焊锡球之间容易发生桥接(bridge)现象，将影响产品的良率。

于是，遂发展出一种封装堆栈结构，以铜柱(Cu pillar)作支撑，以增加隔离(stand off)效果，可避免发生桥接现象。第1A及1B图为现有封装堆栈结构1的制法的剖面示意图。

如图1A所示，先提供一具有相对的第一及第二表面11a,11b的第一基板11，且于该第一基板11的第一表面11a上形成多个铜柱13。

如图1B所示，设置一电子组件15于该第一表面11a上且以覆晶方式电性连接该第一基板11，再叠设一第二基板12于该铜柱13上，之后形成封装胶体16于该第一基板11的第一表面11a与该第二基板12之间。具体地，该第二基板12藉由多个导电组件17结合该铜柱13，且该导电组件17由金属柱170与焊锡材料171构成。

然而，现有封装堆栈结构1中，该铜柱13以电镀形成，致使其尺寸变异不易控制，所以容易发生各铜柱13的高度不一致的情况，因而产生接点偏移的问题，致使该些导电组件17与该些铜柱13接触不良，而造成电性不佳，因而影响产品良率。

因此，如何克服现有技术中的种种问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的缺失，本发明的主要目的为提供一种封装结构及其制法，以增加隔离效果及避免桥接现象。

本发明的封装结构，包括：第一基板；增层部，其设于该第一基板上并电性连接该第一基板，且该增层部具有开口；至少一电子组件，其设于该开口中，且电性连接该第一基板；堆栈件，其设于该增层部上，以令该堆栈件叠设于该第一基板上；以及封装胶体，其设于该增层部与该堆栈件之间。

本发明还提供一种封装结构的制法，其包括：提供一第一基板，该第一基板上具有增层部，且该增层部具有开口；设置至少一电子组件于该开口中，且该电子组件电性连接该第一基板；以及设置堆栈件于该增层部上，以令该堆栈件叠设于该第一基板上。

前述的制法中，该第一基板的制程包括：提供该第一基板；以及形成该增层部于该第一基板上，且形成该开口于该增层部上，该增层部并电性连接该第一基板。

前述的封装结构及其制法中，该增层部的制程包括：形成至少一介电层于该第一基板上，且形成该开口与多个盲孔于该介电层上；形成多个导电体于该些盲孔中，使该些导电体电性连接该第一基板；及设置该电子组件于该开口中。

依前述技术中，形成该介电层的材质为预浸材，且该介电层先压合于该第一基板上，再形成该开口于该介电层上；或者，该介电层先形成该开口，再压合该介电层于该第一基板上。

依前述技术中，该开口及该些盲孔以激光钻孔方式形成者，而该导电体为金属材且为柱状或凹槽状。

依前述技术中，该堆栈件与该导电体藉由导电组件相结合。

依前述技术中，还包括形成线路层于该介电层上，且该线路层电性连接该些导电体。

前述技术中，还包括形成绝缘保护层于该介电层上，且外露该些导电体，使该封装胶体设于该绝缘保护层与该堆栈件之间。

前述的封装结构及其制法中，该第一基板为线路板。

前述的封装结构及其制法中，该开口外露该第一基板的表面，使该电子组件设于该第一基板的表面上。

前述的封装结构及其制法中，该电子组件为主动组件或被动组件。

前述的封装结构及其制法中，该堆栈件与该增层部藉由多个导电组件相结合。

前述的封装结构及其制法中，该堆栈件为第二基板或封装件，例如，该第二基板为线路板。

另外，前述的制法中，还包括形成封装胶体于该增层部与该堆栈件之间，且前述的封装结构及其制法中，该堆栈件的宽度小于该第一基板的宽度，使该封装胶体包覆该堆栈件。又该封装胶体还设于该第一基板与该堆栈件之间。